Pat
J-GLOBAL ID:200903002309025499

検証装置及び検証方法

Inventor:
Applicant, Patent owner:
Agent (1): 服部 毅巖
Gazette classification:公開公報
Application number (International application number):2005246825
Publication number (International publication number):2007058813
Application date: Aug. 26, 2005
Publication date: Mar. 08, 2007
Summary:
【課題】 高速性とデバッグの機能性を両立させる。【解決手段】 通常動作モードでは、エミュレータ10にマッピングされた検証対象回路11やCPUコア12が動作して、エミュレータ10側で検証対象の対象論理回路の機能もしくは動作が模擬されている。このとき、検証対象ソフトウェアは、エミュレータ10のCPUコア12が実行している。デバッグモードでは、検証実行ホスト20側のISS21によって検証対象ソフトウェアが実行され、デバッガ24aにより実現するデバッグ機能でデバッグを行うことができるようになる。このとき、エミュレータ10は、ISS21の動きに合わせて協調動作する。【選択図】 図1
Claim (excerpt):
CPUコアを含む対象論理回路について前記CPUコアが実行するソフトウェアを含めて検証を行うための検証装置において、 検証対象ソフトウェアを実行する前記CPUコアと前記対象論理回路から前記CPUコアを除いた検証対象回路の論理を再構成可能な論理回路上にマッピングしたエミュレータと、 前記CPUコアの機能をシミュレーションする命令セットシミュレータと、前記検証対象ソフトウェアのデバッグに用いるデバッガと、を具備するコンピュータと、 前記エミュレータにマッピングされた前記CPUコアと前記命令セットシミュレータとを接続し、前記CPUコアの状態を示すデータを前記命令セットシミュレータへ転送するデータ転送回路と、 を具備し、前記エミュレータにマッピングされた前記CPUコアが前記検証対象ソフトウェアを実行する通常動作モード、または前記命令セットシミュレータが前記検証対象ソフトウェアを実行するデバッグモードで動作する、 ことを特徴とする検証装置。
IPC (2):
G06F 11/28 ,  G06F 17/50
FI (4):
G06F11/28 A ,  G06F11/28 340C ,  G06F17/50 664A ,  G06F17/50 664P
F-Term (7):
5B042HH07 ,  5B042HH50 ,  5B042LA11 ,  5B042MA00 ,  5B046AA08 ,  5B046BA03 ,  5B046JA05
Patent cited by the Patent:
Cited by applicant (1) Cited by examiner (7)
Show all
Article cited by the Patent:
Cited by examiner (1)

Return to Previous Page