トランジスタおよび電子デバイス

Inventor： , , , , ,
Applicant, Patent owner： ,
Agent (1)：特許業務法人原謙三国際特許事務所
Gazette classification：公開公報
Application number (International application number)：2005285512
Publication number (International publication number)：2007096126
Application date： Sep. 29, 2005
Publication date： Apr. 12, 2007
Summary：

【課題】チャネル層として酸化亜鉛を用いたトランジスタにおいて、チャネル層界面における電荷整合性および格子整合性を向上させる。【解決手段】基板2上に形成したバッファ層3上に、酸化亜鉛をエピタキシャル成長させ、チャネル層4を形成する。さらに、その上に、Mg1-xCaxOをエピタキシャル成長させて界面改質層7を形成し、界面改質層7を介してゲート絶縁層8およびゲート電極9を形成する。【選択図】図1

Claim (excerpt)：

基板と、ZnOからなるチャネル層と、上記チャネル層に接続されたソース電極およびドレイン電極と、上記チャネル層との間にゲート絶縁層を介して備えられるゲート電極とをそなえてなるトランジスタであって、上記チャネル層における上記ゲート絶縁層側の界面にMg1-xCaxO(0.2<x<0.8)からなる界面改質層が設けられていることを特徴とするトランジスタ。

IPC (4)：

H01L 29/786 , H01L 21/28 , H01L 29/423 , H01L 29/49

FI (7)：

H01L29/78 617U , H01L29/78 618B , H01L29/78 617T , H01L29/78 626C , H01L29/78 618E , H01L21/28 301B , H01L29/58 G

F-Term (50)：

4M104AA06 , 4M104AA09 , 4M104BB02 , 4M104BB09 , 4M104BB36 , 4M104CC01 , 4M104CC05 , 4M104DD34 , 4M104DD68 , 4M104EE03 , 4M104EE16 , 4M104FF13 , 4M104GG09 , 4M104GG20 , 5F110AA01 , 5F110AA06 , 5F110AA07 , 5F110BB01 , 5F110BB10 , 5F110CC01 , 5F110CC07 , 5F110DD04 , 5F110EE02 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110FF01 , 5F110FF05 , 5F110FF27 , 5F110GG01 , 5F110GG06 , 5F110GG12 , 5F110GG13 , 5F110GG17 , 5F110GG19 , 5F110GG24 , 5F110GG28 , 5F110GG29 , 5F110GG42 , 5F110GG57 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK07 , 5F110HK32 , 5F110HK33 , 5F110NN71 , 5F110NN72 , 5F110NN73 , 5F110QQ14

Patent cited by the Patent：

Cited by applicant (5)

トランジスタ及び半導体装置
Gazette classification：公開公報 Application number：特願平10-326889 Applicant：科学技術振興事業団
標定レーダ装置および標定位置算出方法
Gazette classification：公開公報 Application number：特願2001-081277 Applicant：株式会社東芝
米国特許第4768069号明細書

Show all

Return to Previous Page