Pat
J-GLOBAL ID：200903002376252696

量子半導体装置およびその製造方法

Inventor：
杉山 芳弘

About 杉山 芳弘

, 
中田 義昭

About 中田 義昭


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1996212811
Publication number (International publication number)：1997326506
Application date： Aug. 12, 1996
Publication date： Dec. 16, 1997
Summary：
【要約】【課題】 量子ドットを含み、量子準位に対応して鋭いエネルギスペクトルを示す量子半導体装置を提供することにある。【解決手段】 基板上に、基板に対して歪み系を形成するヘテロエピタキシャル構造を、中間層を挟みながら交互に繰り返し堆積し、垂直方向に整列した一連の量子ドットを形成し、その際、中間層の厚さを、前記整列した一連の量子ドットが、互いに量子力学的に結合し、実効的に単一の量子ドットが形成されるように、Bohr半径よりも実質的に小さくなるように設定する。
Claim (excerpt)：
半導体基板と、前記半導体基板上に形成された、量子構造を含む活性層とよりなる量子半導体装置において、前記量子構造は:第1の格子定数を有する第1の半導体結晶よりなり、互いに繰り返し積層された複数の中間層と;各々の中間層中に形成され、前記第1の格子定数とは異なる第2の格子定数を有し、前記第1の半導体結晶に対して歪み系を形成する第2の半導体結晶よりなり、各々前記中間層の厚さに実質的に等しい高さを有する複数の量子ドットとを含み、前記複数の中間層の各々において、各々の量子ドットは、隣接する中間層中の対応する量子ドットと、前記半導体基板の主面に垂直な方向に、実質的に整列し、前記複数の中間層の各々はキャリアのBohr半径以下の厚さに厚さを設定されていることを特徴とする量子半導体装置。
IPC (6)：
H01L 33/00 ,  H01L 29/06 ,  H01L 29/66 ,  H01L 29/68 ,  H01L 29/88 ,  H01S 3/18
FI (6)：
H01L 33/00 A ,  H01L 29/06 ,  H01L 29/66 ,  H01L 29/68 ,  H01S 3/18 ,  H01L 29/88 S
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM