ナノ構造メモリ素子

Inventor： , ,
Applicant, Patent owner：
Agent (1)：合田潔 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996251402
Publication number (International publication number)：1997116106
Application date： Sep. 24, 1996
Publication date： May. 02, 1997
Summary：

【要約】【課題】それぞれのメモリ素子が間隔をおいて配置されたソースおよびドレイン領域と、チャネルと、障壁絶縁層と、1つまたは複数のナノクリスタルと、制御障壁装置、ゲート電極とを有するメモリ素子、ならびにこのメモリ素子を複数個組み込んだメモリを提供する。【解決手段】量子ドットにすることができるナノクリスタルは、室温で1つの電子または正孔あるいは離散数の電子または正孔を蓄積し、蓄積した電子または正孔が変化するたびに熱電圧を上回るしきい電圧シフトを提供する。本発明は、蓄積した電荷を感知するために経路内のクーロン遮断制御伝導を回避しながら、1つまたは複数の蓄積電子または正孔をチャネルに静電結合する際にクーロン遮断を利用する。

Claim (excerpt)：

データを示すk個(kは0またはそれ以上の整数)の電子または正孔を蓄積するためのメモリ・セルにおいて、半導体チャネルと、前記半導体チャネル上に形成された第1の絶縁体層と、前記第1の絶縁体層上に形成され、電気的に浮遊し、クーロン遮断により前記半導体チャネルに静電結合される第1のナノクリスタルと、前記第1のナノクリスタルの上の第2の絶縁体層と、前記第2の絶縁体層上に形成されたゲート電極とを含むメモリ・セル。

Patent cited by the Patent：

Cited by examiner (12)

特公昭55-032235
特公昭55-050394
特開昭62-023173

Show all

Return to Previous Page