Pat
J-GLOBAL ID：200903003038711053

半導体装置の製造方法

Inventor：
山田 啓作

About 山田 啓作

, 
上田 知正

About 上田 知正


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1995232537
Publication number (International publication number)：1997082967
Application date： Sep. 11, 1995
Publication date： Mar. 28, 1997
Summary：
【要約】【課題】 透明絶縁性基板の耐熱温度による、IV族半導体膜成膜時のプロセス温度の上限制限を解消する。【解決手段】 金属ホイール等の耐熱基板上に、a-Si膜や多結晶Si膜等のIV族半導体膜や絶縁膜等の複数の膜を形成し、この後、積層膜の上にガラス基板や樹脂製透明基板等の透明絶縁性基板を貼り付け、上記積層膜から耐熱基板を除去し、その除去面に各種加工を施して半導体装置を製造する。即ち、本発明では、耐熱基板上にて、IV族半導体膜や絶縁膜の形成で要求される比較的高温による熱処理を完了させる。これにより透明絶縁性基板の耐熱温度によるプロセス温度の上限制限が解消され、成膜方法の選択の自由度が拡大する。特に多結晶Si膜を成膜する場合において、従来レーザーアニール法を採用しなければならなかった工程が単純な熱CVD法で済むようになる。
Claim (excerpt)：
耐熱基板上に少なくともIV族半導体膜を含む複数の膜を成膜する成膜工程と、前記成膜工程で得た前記IV族半導体膜を含む積層膜の上に透明絶縁性基板を接着する工程と、前記積層膜から前記耐熱基板を除去する工程と、を有することを特徴とする半導体装置の製造方法。
IPC (2)：
H01L 29/786 ,  G02F 1/136 500
FI (2)：
H01L 29/78 626 C ,  G02F 1/136 500
Patent cited by the Patent：
Cited by examiner (11)
  • 特開昭62-088372
  • 特開昭61-231714
  • 電子装置の製造方法
    Gazette classification：公開公報   Application number：特願平7-012396   Applicant：フィリップスエレクトロニクスネムローゼフェンノートシャップ
Show all

Return to Previous Page

TOP

BOTTOM