Pat

J-GLOBAL ID：200903003375009727

半導体装置

Inventor： 土屋 郁男
Applicant, Patent owner： 東芝マイクロエレクトロニクス株式会社 ,  株式会社東芝
Agent (1)： 三好 秀和 (外7名)
Gazette classification：公開公報
Application number (International application number)：2000278736
Publication number (International publication number)：2002093750
Application date： Sep. 13, 2000
Publication date： Mar. 29, 2002
Summary：

【要約】【課題】 ウェハの有効利用を損なうことなく且つコスト増なく、切り屑による接触不良を回避できること。【解決手段】 ウェハ上に設けられているダイシング領域の両側に沿って、ウェハ製造に必要なマーク又はパターンが配置されている。これらマーク又はパターンの配置ラインの外側にチップ本体の内部端子3が配置されている。従って、2列に配置されているマーク又はパターンの中央部にあるダイシング領域をブレードで一度に切断して、複数のチップに分割するため、金属層を含むマーク又はパターンの切り屑がでない。これにより、コスト増なく、切り屑による接触不良を回避できること。マーク又はパターンは切断時のクラック等を見込んだ領域に配置されるため、ウェハの有効利用を損なうことはない。

Claim (excerpt)：

複数の半導体チップに分割するためのダイシング領域と、前記ダイシング領域の両側に沿って配置されたウェハ製造に必要なマーク或いはパターンと、前記マーク或いはパターンの外側に配置された前記半導体チップ本体の内部端子と、を半導体ウェハ上に具備することを特徴とする半導体装置。

IPC (2)：

H01L 21/301 ,  H01L 21/027

FI (2)：

H01L 21/78 L ,  H01L 21/30 502 M

F-Term (3)：

5F046AA26 ,  5F046EB05 ,  5F046EB07

Patent cited by the Patent：

Cited by examiner (2)

• 半導体回路基板
  Gazette classification：公開公報   Application number：特願平6-014525   Applicant：富士ゼロックス株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平11-055703   Applicant：株式会社東芝