Pat
J-GLOBAL ID：200903003845172603

揮発性半導体記憶装置及びそのアクセス評価方法。

Inventor：
小田 大輔

About 小田 大輔

, 
倉盛 文章

About 倉盛 文章


Applicant, Patent owner：
沖電気工業株式会社

About 沖電気工業株式会社


Agent (1)： 柿本 恭成
Gazette classification：公開公報
Application number (International application number)：2007014814
Publication number (International publication number)：2008181609
Application date： Jan. 25, 2007
Publication date： Aug. 07, 2008
Summary：
【課題】期待値不良パターンに対して、ECCの演算による訂正遅延を含む所定のタイミングで的確にアクセスの評価を行う。【解決手段】不揮発性メモリは、メモリセルアレイ20に格納されたデータを非同期に読み出す読み出し手段25,30,32と、不良箇所を選択して不良箇所選択信号を出力する不良箇所選択回路40と、テストモード信号を入力し、前記テストモード信号が活性化状態の時には、前記不良箇所選択信号に応答して、前記読み出し手段の出力データ中の一部のデータを不良にして出力し、前記テストモード信号が非活性化状態の時には、前記読み出し手段の出力データをそのまま出力する不良発生回路50と、前記不良発生回路50の出力データをラッチするデータラッチ回路58と、前記データラッチ回路58の出力データに対する誤りを検出して訂正するECC59とを有している。【選択図】図1
Claim (excerpt)：
複数の不揮発性メモリセルが配列されたメモリセルアレイと、 入力アドレスに基づき、前記メモリセルアレイに格納されたデータを非同期に読み出して出力する読み出し手段と、 前記読み出し手段の出力データをラッチしてラッチ後のデータを出力するデータラッチ回路と、 前記データラッチ回路の出力データに対する誤りを検出して訂正する誤り訂正回路と、 前記入力アドレスに基づき、不良箇所を選択して不良箇所選択信号を出力する不良箇所選択回路と、 テストモードを示すテストモード信号を入力し、前記テストモード信号が活性化状態の時には、前記不良箇所選択信号に応答して、前記読み出し手段の出力データ中の一部のデータ又は前記データラッチ回路の出力データ中の一部のデータを不良にして後段の回路へ与え、前記テストモード信号が非活性化状態の時には、前記読み出し手段の出力データ又は前記データラッチ回路の出力データをそのまま前記後段の回路へ転送する不良発生回路と、 を有することを特徴とする不揮発性半導体記憶装置。
IPC (4)：
G11C 29/42 ,  G11C 16/06 ,  G11C 29/14 ,  G01R 31/28
FI (5)：
G11C29/00 631B ,  G11C17/00 639C ,  G11C29/00 673T ,  G01R31/28 B ,  G01R31/28 V
F-Term (25)：
2G132AA09 ,  2G132AB01 ,  2G132AD06 ,  2G132AG04 ,  2G132AH02 ,  2G132AK07 ,  2G132AK13 ,  2G132AK15 ,  2G132AL11 ,  5B125BA02 ,  5B125CA08 ,  5B125CA11 ,  5B125CA28 ,  5B125DE07 ,  5B125DE08 ,  5B125EA01 ,  5B125EE18 ,  5B125FA01 ,  5B125FA02 ,  5L106AA10 ,  5L106BB12 ,  5L106DD12 ,  5L106DD32 ,  5L106EE05 ,  5L106FF05
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (7)
  • 半導体装置
    Gazette classification：公開公報   Application number：特願2003-308839   Applicant：株式会社東芝
  • 特開昭61-118842
  • 特開昭61-118842
Show all

Return to Previous Page

TOP

BOTTOM