Pat
J-GLOBAL ID：200903003925399013

絶縁ゲート型半導体装置

Inventor：
熊谷 直樹

About 熊谷 直樹


Applicant, Patent owner：
富士電機デバイステクノロジー株式会社

About 富士電機デバイステクノロジー株式会社


Agent (1)： 酒井 昭徳
Gazette classification：公開公報
Application number (International application number)：2003195535
Publication number (International publication number)：2005032941
Application date： Jul. 11, 2003
Publication date： Feb. 03, 2005
Summary：
【課題】絶縁ゲート型半導体装置において、インジェクション・エンハンスメント効果による低オン電圧化を妨げることなく、ゲート-コレクタ間容量を低減させること。【解決手段】浮遊p領域7の表面上に、ゲート絶縁膜13と同じかそれよりも厚く、かつゲート電極14を覆う層間絶縁膜よりも薄い絶縁膜31を設け、その上にエミッタ電位が印加されるエミッタ電位領域32を設けることにより、浮遊p領域7とエミッタ電極11との間に比較的大きなキャパシタを形成する。このキャパシタにより、ゲート-コレクタ間容量の大部分をコレクタ-エミッタ間容量およびゲート-エミッタ間容量に変換し、実効的なゲート-コレクタ間容量を低減させる。【選択図】 図1
Claim (excerpt)：
トレンチの一方の側面にのみエミッタ領域が設けられたトレンチ構造を有する絶縁ゲート型半導体装置において、 前記トレンチの他方の側面側の半導体領域の表面上に、ゲート絶縁膜と同じかそれよりも厚く、かつゲート電極を覆う層間絶縁膜よりも薄い絶縁膜を介してエミッタ電位の領域が設けられていることを特徴とする絶縁ゲート型半導体装置。
IPC (2)：
H01L29/78 ,  H01L29/41
FI (6)：
H01L29/78 654Z ,  H01L29/78 652C ,  H01L29/78 652L ,  H01L29/78 653A ,  H01L29/78 655A ,  H01L29/44 L
F-Term (12)：
4M104BB01 ,  4M104BB40 ,  4M104CC05 ,  4M104DD64 ,  4M104DD65 ,  4M104FF01 ,  4M104FF10 ,  4M104GG08 ,  4M104GG15 ,  4M104GG18 ,  4M104GG19 ,  4M104GG20
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM