Pat
J-GLOBAL ID：200903003968572800

超接合半導体素子

Inventor：
上野 勝典

About 上野 勝典


Applicant, Patent owner：
富士電機株式会社

About 富士電機株式会社


Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：2000189590
Publication number (International publication number)：2001135819
Application date： Jun. 23, 2000
Publication date： May. 18, 2001
Summary：
【要約】【課題】オン状態では電流を流すとともにオフ状態では空乏化する並列pn層を備える超接合半導体素子において、電界集中の発生を防止し、高耐圧を実現した超接合半導体素子を提供する。【解決手段】(1)活性領域の外側にnドリフト領域12d,12f,12h,12j,12l,p仕切り領域12c,12e,12g,12i,12k,12mの並列pn層を設ける。(2)活性領域の外側の並列pn層のnドリフト領域12d上に絶縁膜19を介して第一FP電極17aを設ける。第一FP電極17aは、内側のp仕切り領域12c表面に接触させ、或いは浮遊させる。複数のnドリフト領域に跨っていても良い。更に、隣接するFP電極間に、抵抗を設ける。(3)活性領域の外側に並列pn層に垂直方向に、低抵抗層まで達するnストッパ領域 を設ける。
Claim (excerpt)：
第一と第二の主面と、それぞれの主面に設けられた電極と、第一と第二の主面間に低抵抗層と、オン状態では電流を流すとともにオフ状態では空乏化する第一導電型ドリフト領域と第二導電型仕切り領域とを交互に配置した並列pn層とを備える超接合半導体素子において、電流が流れる素子活性部を囲む素子外周部に第一導電型ドリフト領域と第二導電型仕切り領域とが交互に繰り返し配置された並列pn層を有することを特徴とする超接合半導体素子。
IPC (4)：
H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 29/861
FI (5)：
H01L 29/78 652 H ,  H01L 29/78 652 C ,  H01L 29/78 652 P ,  H01L 29/78 653 A ,  H01L 29/91 D
Patent cited by the Patent：
Cited by examiner (5)
  • パワーMOSFET
    Gazette classification：公開公報   Application number：特願平6-076503   Applicant：シーメンスアクチエンゲゼルシヤフト
  • 半導体素子
    Gazette classification：公開公報   Application number：特願平9-247944   Applicant：株式会社明電舎
  • 特開平2-194559
Show all

Return to Previous Page

TOP

BOTTOM