Pat

J-GLOBAL ID：200903004141525558

半導体基盤の表面処理方法

Inventor： ジョティ キロン バードゥワジ ,  ヒューマ アシュラフ ,  ババック カムゼポー ,  ジャネット ホプキンズ ,  アラン マイケル ハインズ ,  マーティン エドワード ライアン
Applicant, Patent owner： サーフィス テクノロジー システムズ リミテッド
Agent (1)： 新部 興治 (外4名)
Gazette classification：公開公報
Application number (International application number)：1997206672
Publication number (International publication number)：1998135192
Application date： Jul. 31, 1997
Publication date： May. 22, 1998
Summary：

【要約】【課題】 動作状態のプロセスに依存して,形成物に対する粗い側壁及び/或いはベースが生成されるのと同様にむしろ曲がっているか,或いは,内曲した壁形状が生成される。【解決手段】 本発明は,半導体基盤の表面処理方法についてであり,そして,特に,反応室内の半導体基盤に細長溝のエッチングを行うところにおいて,次のパラメータ:ガス流速,反応室内圧力,プラズ出力,基盤バイアス,エッチング速度,蒸着速度,サイクル時間,エッチング/蒸着比率,の中の一つまたはそれ以上のパラメータを時間と共に変化させ,反応イオンエッチング及び化学的蒸着による不働態層の蒸着を交互に実施することにより当該細長溝のエッチングを行う方法に関するものである。

Claim (excerpt)：

反応室内の半導体基盤に特徴部のエッチングを実施するにおいて,次のパラメータ:ガス流速,反応室内圧力,プラズ出力,基盤バイアス,エッチング速度,蒸着速度,サイクル時間,エッチング/蒸着比率,の中で1つ或いはそれ以上のパラメータを時間と共に変化させ,反応イオンエッチングと化学的蒸着による不働態層の蒸着とを交互に実施することにより当該特徴部のエッチングを行う方法。

IPC (3)：

H01L 21/3065 ,  H01L 21/203 ,  H01L 21/31

FI (3)：

H01L 21/302 J ,  H01L 21/203 Z ,  H01L 21/31 C

Patent cited by the Patent：

Cited by examiner (5)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平3-237504   Applicant：富士通株式会社, 富士通カンタムデバイス株式会社
• 特開昭63-288021
  
• 特開昭61-247033
  
• エッチング方法及び装置
  Gazette classification：公開公報   Application number：特願平4-222416   Applicant：日新電機株式会社
• ドライエッチング方法および装置
  Gazette classification：公開公報   Application number：特願平8-156515   Applicant：ソニー株式会社