Pat

J-GLOBAL ID：200903004186806876

半導体集積回路及び半導体集積回路の設計方法

Inventor： 白石 偉久 ,  藤井 善也 ,  山田 節
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：1999216776
Publication number (International publication number)：2001044287
Application date： Jul. 30, 1999
Publication date： Feb. 16, 2001
Summary：

【要約】【課題】 回路規模の増大を抑制しつつタイミング違反を防止することが可能な半導体集積回路の設計方法を提供すること。【解決手段】 論理合成時に、ホールドタイム違反に関する制約は与えずに、セットアップタイム違反に関する制約のみを与える。そして、ネットリストのタイミング解析を行ない、FF回路8,11間のパスにおいてホールドタイム違反を検出した場合、FF回路8又はFF回路11を修正用FF回路ユニット12に置き換える。修正用FF回路ユニット12は、データ入力端子前とデータ出力端子後とにそれぞれ遅延回路13を備えており、予めユニット化されると共にセル面積が最小化されてライブラリに登録しておく。

Claim (excerpt)：

ホールドタイム違反を起こす可能性のある第1のパスの起点及び終点の回路素子の少なくとも一方を、特性が最適化された修正用回路ユニットに置換した構造を有することを特徴とした半導体集積回路。

IPC (5)：

H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/00

FI (6)：

H01L 21/82 D ,  H03K 19/00 D ,  G06F 15/60 656 R ,  G06F 15/60 656 D ,  H01L 21/82 C ,  H01L 27/04 D

F-Term (38)：

5B046AA08 ,  5B046BA03 ,  5B046JA03 ,  5B046JA08 ,  5B046KA06 ,  5F038CA03 ,  5F038CA17 ,  5F038CD06 ,  5F038CD08 ,  5F038CD09 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ10 ,  5F064AA03 ,  5F064AA04 ,  5F064BB03 ,  5F064BB04 ,  5F064BB07 ,  5F064BB13 ,  5F064BB19 ,  5F064DD03 ,  5F064DD25 ,  5F064EE47 ,  5F064FF09 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10 ,  5F064HH11 ,  5F064HH12 ,  5F064HH13 ,  5J056AA00 ,  5J056AA39 ,  5J056BB21 ,  5J056BB57 ,  5J056CC05 ,  5J056CC14 ,  5J056FF01 ,  5J056KK00

Patent cited by the Patent：

Cited by applicant (2)

• 遅延最適化方法
  Gazette classification：公開公報   Application number：特願平7-159465   Applicant：日本電気株式会社
• 配置配線方法
  Gazette classification：公開公報   Application number：特願平9-265740   Applicant：川崎製鉄株式会社

Cited by examiner (2)

• 遅延最適化方法
  Gazette classification：公開公報   Application number：特願平7-159465   Applicant：日本電気株式会社
• 配置配線方法
  Gazette classification：公開公報   Application number：特願平9-265740   Applicant：川崎製鉄株式会社