Pat
J-GLOBAL ID：200903004354699142
半導体記憶装置
Inventor：
,
Applicant, Patent owner：
Agent (7)：
三好 秀和
, 岩▲崎▼ 幸邦
, 川又 澄雄
, 中村 友之
, 伊藤 正和
, 高橋 俊一
, 高松 俊雄
Gazette classification：公開公報
Application number (International application number)：2005008329
Publication number (International publication number)：2006196123
Application date： Jan. 14, 2005
Publication date： Jul. 27, 2006
Summary：
【課題】オーバードライブ電位を保証し、次サイクルセル読み出しマージンの低下を回避する。【解決手段】ビット線にオーバードライブ後の最終電位を付与する最終電位発生回路7と、一方の端子が最終電位よりも高いビット線のオーバードライブ電位に設定され,他方の端子が最終電位発生回路7の出力に接続された第1のスイッチ8と、一方の端子が第1のスイッチ8の他方の端子に接続され,他方の端子がセンスアンプの一方の活性化ノードに接続された第2のスイッチ9と、一方の端子が第1および第2のスイッチの接続点に接続され,他方の端子がビット線の電位を調整する容量C1に接続された第3のスイッチ20と、一方の端子が第3のスイッチ20の他方の端子に接続され,他方の端子が定電源電圧に接続された第4のスイッチ22とを備える半導体記憶装置。容量C1は、ノーマルアレイとリダンダンシーアレイのビット線容量の差分の1/2に等しい。【選択図】図1
Claim (excerpt)：
ビット線にオーバードライブ後の最終電位を付与する最終電位発生回路と、
一方の端子が前記最終電位よりも高い前記ビット線のオーバードライブ電位に設定され,他方の端子が前記最終電位発生回路の出力に接続された第1のスイッチと、
一方の端子が前記第1のスイッチの他方の端子に接続され,他方の端子がセンスアンプの一方の活性化ノードに接続された第2のスイッチと、
前記第1および第2のスイッチの接続点に接続されるVBLH電源線に接続され、前記VBLH電源線に蓄積される電荷を放電するVBLHディスチャージ回路
とを備えることを特徴とする半導体記憶装置。
IPC (1)：
FI (1)：
F-Term (9)：
5M024AA37
, 5M024BB15
, 5M024BB35
, 5M024CC63
, 5M024CC65
, 5M024FF03
, 5M024PP01
, 5M024PP03
, 5M024PP07
Cited by applicant (2)
-
半導体記憶装置
Gazette classification：公開公報
Application number：特願2000-253888
Applicant：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
-
半導体記憶装置
Gazette classification：公開公報
Application number：特願2002-028559
Applicant：株式会社東芝, 富士通株式会社
Cited by examiner (1)
-
遊技機
Gazette classification：公開公報
Application number：特願2000-330192
Applicant：豊丸産業株式会社
Return to Previous Page
