Pat
J-GLOBAL ID:200903004447686253

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 岡本 啓三
Gazette classification:公開公報
Application number (International application number):2002076920
Publication number (International publication number):2003273217
Application date: Mar. 19, 2002
Publication date: Sep. 26, 2003
Summary:
【要約】【課題】 ホールとその下の配線とが位置ずれしても、ホール内の導電性プラグにより電気的に接続される上下の配線間の層間コンタクト抵抗の上昇を防止することができる半導体装置及びその製造方法を提供すること。【解決手段】チタン膜41を含む一層目配線20bをシリコン基板(半導体基板)1の上方に形成する工程と、一層目配線20bを覆う第3層間絶縁膜21を形成する工程と、一層目配線20bが露出するホール21aを第3層間絶縁膜21に形成する工程と、ホール21a内に露出する配線20bを窒化処理する工程と、窒化処理後、化学的気相成長法によりホール21a内及び第3層間絶縁膜21上にタングステン膜24を形成する工程と、タングステン膜24をホール21a内に残して第2導電性プラグ25aにする工程とを有する半導体装置の製造方法による。
Claim (excerpt):
半導体基板と、前記半導体基板の上方に形成され、チタン膜を含む積層膜よりなる配線と、前記配線を覆う絶縁膜と、前記絶縁膜に形成され、前記配線から一部がはみ出してそこに前記チタン膜の側面が露出するホールと、前記ホールに埋め込まれて前記配線と電気的に接続された導電性プラグとを備え、前記ホールの一部に露出する前記チタン膜の側面に窒化層が形成されたことを特徴とする半導体装置。
IPC (2):
H01L 21/768 ,  H01L 27/105
FI (2):
H01L 21/90 A ,  H01L 27/10 444 B
F-Term (76):
5F033HH04 ,  5F033HH05 ,  5F033HH07 ,  5F033HH08 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033HH35 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK08 ,  5F033KK18 ,  5F033KK26 ,  5F033KK33 ,  5F033MM05 ,  5F033MM08 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033NN08 ,  5F033PP03 ,  5F033PP06 ,  5F033PP15 ,  5F033PP16 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ35 ,  5F033QQ39 ,  5F033QQ48 ,  5F033QQ58 ,  5F033QQ65 ,  5F033QQ74 ,  5F033QQ78 ,  5F033QQ82 ,  5F033QQ89 ,  5F033RR03 ,  5F033RR04 ,  5F033RR08 ,  5F033SS02 ,  5F033SS08 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT08 ,  5F033VV10 ,  5F033VV16 ,  5F033XX01 ,  5F033XX09 ,  5F033XX15 ,  5F083FR01 ,  5F083GA27 ,  5F083JA02 ,  5F083JA05 ,  5F083JA15 ,  5F083JA17 ,  5F083JA35 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA53 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA16 ,  5F083MA19 ,  5F083PR03 ,  5F083PR12 ,  5F083PR21 ,  5F083PR34
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page