Pat
J-GLOBAL ID：200903004651233047

半導体装置及びその製造方法

Inventor：
玉井 秀史

About 玉井 秀史


Applicant, Patent owner：
日本電気株式会社

About 日本電気株式会社


Agent (1)： 西村 征生
Gazette classification：公開公報
Application number (International application number)：1997327597
Publication number (International publication number)：1999163333
Application date： Nov. 28, 1997
Publication date： Jun. 18, 1999
Summary：
【要約】【課題】 素子容量を低減すると共に、簡単に製造できるようにする。【解決手段】 開示される半導体装置は、n+層52及びn-エピタキシャル層53が順次形成された基板51と、n-エピタキシャル層53の表層部に形成された8角環状のp+反転層55と、p+反転層55の中央孔部及びその内縁部に形成された、その拡散深さがp+反転層55の拡散深さよりも浅いp+層56と、p+反転層55の中央孔部及びその内縁部に形成された、p+層56よりサイズが大きいn+ソース層57とを備えてなる。
Claim (excerpt)：
第1の第1導電型高濃度半導体層及び第1導電型低濃度エピタキシャル層が順次形成された基板と、前記第1導電型低濃度エピタキシャル層の表層部に形成された環状の第1の第2導電型高濃度半導体層と、前記第1の第2導電型高濃度半導体層の中央孔部及びその内縁部に形成された、その拡散深さが前記第1の第2導電型高濃度半導体層の拡散深さよりも浅い第2の第2導電型高濃度半導体層と、前記第1の第2導電型高濃度半導体層の中央孔部及びその内縁部に形成された、前記第2の第2導電型高濃度半導体層よりサイズが大きい第2の第1導電型高濃度半導体層とを備えてなることを特徴とする半導体装置。
FI (3)：
H01L 29/78 652 C ,  H01L 29/78 652 B ,  H01L 29/78 652 J
Patent cited by the Patent：
Cited by examiner (4)
  • 縦型MOSトランジスタ
    Gazette classification：公開公報   Application number：特願平7-013136   Applicant：山形日本電気株式会社, 株式会社セミコンダクターズニイノ
  • 縦型電界効果トランジスタ
    Gazette classification：公開公報   Application number：特願平4-317025   Applicant：日本電気株式会社
  • 特開昭61-084864
Show all

Return to Previous Page

TOP

BOTTOM