Pat
J-GLOBAL ID：200903004802312840

半導体集積回路装置及びそのレイアウト方法

Inventor：
田代 守行

About 田代 守行

, 
山地 貴

About 山地 貴

, 
辺見 秀二郎

About 辺見 秀二郎


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝

, 
東芝情報システム株式会社

About 東芝情報システム株式会社


Agent (1)： 竹村 壽
Gazette classification：公開公報
Application number (International application number)：1993252335
Publication number (International publication number)：1995086416
Application date： Sep. 14, 1993
Publication date： Mar. 31, 1995
Summary：
【要約】【目的】 クロックスキューを限りなく0に近づけることのできるクロック信号配線を備えた半導体集積回路装置及びそのレイアウト方法を提供する。【構成】半導体チップ10の集積回路が形成される表面には2n個のサブクロックバッファ4がマトリクス状に配置されており、各サブクロックバッファ4には、その周辺に形成されたフリップフロップ(F/F)などの素子2に接続されており、これら素子2は、サブクロックバッファを介してクロック信号によって駆動される。向い合う1対のサブクロックバッファは、第1の配線31によって接続されている。隣接する2つの第1の配線の中心点は、第2の配線32によって電気的に接続されている。同様に、隣接する2つの第2の配線の中心点は、第3の配線33によって電気的に接続されている。この様にして、第4の配線9は、最終的にメインクロックバッファ1に接続される。メインクロックバッファからどのサブクロックバッファまですべて等しい距離にあるので、クロック信号が等しく届くことができる。
Claim (excerpt)：
半導体集積回路が形成されている半導体チップと、前記半導体チップに形成され、外部より供給されるクロック信号を前記半導体集積回路内に分配するメインクロックバッファと、前記半導体チップに形成され、前記メインクロックバッファから供給される信号を前記半導体集積回路内に供給する2n(n=1、2、3、・・・)個のマトリクス状に配置されたサブクロックバッファと、前記半導体チップに形成され、前記サブクロックバッファから供給されるクロック信号によって駆動される前記半導体集積回路を構成する複数の素子と、前記メインクロックバッファと前記サブクロックバッファとを接続するクロック信号配線とを備え、前記クロック信号配線は、隣接する1対の前記サブクロックバッファを結線して複数対のサブクロックバッファを形成する所定の長さの第1の配線、第2の配線、第3の配線、・・・第nの配線及び第n+1(n=1、2、3、・・・)の配線を有し、前記第2の配線は、前記第1の配線の隣接する2本の中心点を結線して4つの前記サブクロックバッファからなる第1のグループを形成し、前記第3の配線は、前記第2の配線の隣接する2本の中心点を結線して8つの前記サブクロックバッファからなる複数の第2のグループを形成し、前記第nの配線は、前記第n-1の配線の隣接する2本の中心点を結線して2n個の前記サブクロックバッファからなる複数の第n-1のグループを形成し、前記第n+1の配線は前記メインクロックバッファと前記第nの配線の中心点とを結線して、前記メインクロックバッファから前記各サブクロックバッファまでの配線距離はすべて等しくなっていることを特徴とする半導体集積回路装置。
IPC (3)：
H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (3)：
H01L 21/82 P ,  H01L 21/82 W ,  H01L 27/04 A
Patent cited by the Patent：
Cited by applicant (5)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM