Pat
J-GLOBAL ID：200903004845073636

CMOSトランジスタを製作するためのゲート・パターン形成用の3層ハードマスク

Inventor：
ビョン・フン・リー

About ビョン・フン・リー

, 
バチル・ディラフーイ

About バチル・ディラフーイ

, 
エフェンディ・レオバンダング

About エフェンディ・レオバンダング

, 
タイチー・スー

About タイチー・スー


Applicant, Patent owner：
インターナショナル・ビジネス・マシーンズ・コーポレーション

About インターナショナル・ビジネス・マシーンズ・コーポレーション


Agent (3)： 坂口 博 ,  市位 嘉宏 ,  上野 剛史
Gazette classification：公開公報
Application number (International application number)：2003421709
Publication number (International publication number)：2004221556
Application date： Dec. 18, 2003
Publication date： Aug. 05, 2004
Summary：
【課題】 処理中に消費される3層ハードマスクを使用する置換ゲート・プロセスとソース/ドレイン珪化物を組み合わせるプロセス統合を使用するCMOS技術を使用する集積回路を提供する。【解決手段】 その処理において、第1の一時ゲート側壁スペーサは隆起したソースおよびドレインの形成用の領域を定義し、第2の一時スペーサはソースおよびドレインの注入用ならびにソースおよびドレインの珪化用の領域を定義し、一時ゲートはハードマスクによって珪化から保護される。【選択図】 図8
Claim (excerpt)：
少なくとも1つの電界効果トランジスタを具備する集積回路を形成する方法において、 半導体基板を準備するステップと、 前記基板上に第1の誘電体層を形成するステップと、 前記第1の誘電体層の上に犠牲ゲート層を形成するステップと、 前記犠牲ゲート層の上に、少なくとも2つのハードマスク副層を具備するハードマスク層を形成するステップと、 前記ハードマスク層、犠牲ゲート層、および第1の誘電体層にパターン形成することによりゲート・スタックを形成するステップと、 前記ゲート・スタックの周りに第1の保護側壁を形成するステップと、 前記第1の保護側壁の外側に隆起したソース/ドレイン構造を形成するステップと、 前記隆起したソース/ドレイン構造内にソース/ドレイン延長部分を注入するステップと、 前記ゲート・スタックが前記ハードマスクによって覆われている間に前記隆起したソース/ドレイン構造の上に珪化物を形成するステップと、 前記ゲート・スタックの周りに、前記ゲート・スタックのレベルまで平坦化した分離誘電体を形成するステップと、 前記ゲート・スタック内の前記犠牲ゲート層を除去し、それによりゲート開口部を形成するステップと、 前記ゲート開口部内の前記第1の誘電体層を除去するステップと、 前記ゲート開口部内に最終ゲート誘電体を付着させるステップと、 前記ゲート開口部内に最終ゲート層を付着させるステップとを具備する方法。
IPC (9)：
H01L21/336 ,  H01L21/265 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/786
FI (9)：
H01L29/78 301P ,  H01L21/265 604M ,  H01L21/28 301R ,  H01L27/08 321D ,  H01L27/08 321E ,  H01L29/78 301G ,  H01L29/78 617J ,  H01L29/78 617T ,  H01L29/58 G
F-Term (91)：
4M104AA01 ,  4M104AA03 ,  4M104AA09 ,  4M104BB18 ,  4M104BB27 ,  4M104BB32 ,  4M104CC01 ,  4M104CC05 ,  4M104DD03 ,  4M104DD75 ,  4M104DD84 ,  4M104DD91 ,  4M104EE03 ,  4M104EE09 ,  4M104EE14 ,  4M104EE16 ,  4M104FF01 ,  4M104GG09 ,  4M104GG10 ,  5F048AA01 ,  5F048AC03 ,  5F048BA01 ,  5F048BA14 ,  5F048BA16 ,  5F048BB04 ,  5F048BB09 ,  5F048BB11 ,  5F048BC01 ,  5F048BC06 ,  5F048BC15 ,  5F048BF06 ,  5F048BF16 ,  5F048DA27 ,  5F110AA04 ,  5F110AA30 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110EE01 ,  5F110EE04 ,  5F110EE31 ,  5F110FF01 ,  5F110FF02 ,  5F110FF35 ,  5F110GG01 ,  5F110GG02 ,  5F110GG12 ,  5F110GG25 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HK05 ,  5F110HK40 ,  5F110HM02 ,  5F110HM15 ,  5F110QQ19 ,  5F140AA39 ,  5F140AB03 ,  5F140AC36 ,  5F140BA01 ,  5F140BA05 ,  5F140BD04 ,  5F140BD11 ,  5F140BE03 ,  5F140BF01 ,  5F140BF03 ,  5F140BF07 ,  5F140BF10 ,  5F140BG03 ,  5F140BG04 ,  5F140BG05 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG36 ,  5F140BG40 ,  5F140BG54 ,  5F140BH06 ,  5F140BH13 ,  5F140BH15 ,  5F140BH27 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK03 ,  5F140BK05 ,  5F140BK13 ,  5F140BK18 ,  5F140BK21 ,  5F140BK34 ,  5F140CE07
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM