Pat
J-GLOBAL ID：200903004998183155

半導体装置の製造方法

Inventor：
首藤 栄一郎

About 首藤 栄一郎


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：2000210198
Publication number (International publication number)：2002025941
Application date： Jul. 11, 2000
Publication date： Jan. 25, 2002
Summary：
【要約】【課題】 レジスト・大気汚染に代表される有機汚染やイオン注入によるダメージによる半導体層(シリコン層)の汚染を除去し、十分な表面清浄化を実現し、当該シリコン層表面を確実にシリサイド(サリサイド)化する。【解決手段】 サリサイド化を行なう前工程として、保護酸化膜6を除去する際に、先ずO2ガスを反応ガスとしたプラズマ処理を行なった後、O2ガスにエッチングガスとして用いられるC2F6ガスを加えてゆき、O2ガスとC2F6ガスの混合ガスを反応ガスとしたプラズマ処理を行う。
Claim (excerpt)：
半導体素子を形成するに際して、シリコン層の表面に高融点金属を用いたシリサイド化を行なう半導体装置の製造方法であって、シリサイド化を行なう前工程として、酸素ガスのラジカル及びエッチングガスのラジカルを前記シリコン層の表面に作用させ、酸化処理及びエッチング処理を施すことを特徴とする半導体装置の製造方法。
IPC (6)：
H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3065 ,  H01L 21/3205 ,  H01L 29/78 ,  H01L 21/336
FI (6)：
H01L 21/28 301 S ,  H01L 21/28 A ,  H01L 21/302 N ,  H01L 21/88 Q ,  H01L 29/78 301 P ,  H01L 29/78 301 Y
F-Term (52)：
4M104AA01 ,  4M104BB01 ,  4M104BB20 ,  4M104BB25 ,  4M104BB28 ,  4M104CC01 ,  4M104CC05 ,  4M104DD02 ,  4M104DD22 ,  4M104DD23 ,  4M104FF14 ,  4M104GG09 ,  5F004AA14 ,  5F004DA02 ,  5F004DA26 ,  5F004DB03 ,  5F004EB08 ,  5F004FA08 ,  5F033HH08 ,  5F033JJ01 ,  5F033JJ08 ,  5F033KK01 ,  5F033KK04 ,  5F033KK25 ,  5F033KK27 ,  5F033KK28 ,  5F033MM07 ,  5F033PP06 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ76 ,  5F033QQ89 ,  5F033QQ94 ,  5F033SS27 ,  5F033VV06 ,  5F040DA00 ,  5F040DA01 ,  5F040DA10 ,  5F040DC01 ,  5F040EC01 ,  5F040EC07 ,  5F040EC13 ,  5F040EH02 ,  5F040EK01 ,  5F040FA05 ,  5F040FA16 ,  5F040FB04 ,  5F040FC19 ,  5F040FC21
Patent cited by the Patent：
Cited by applicant (4)
Show all
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM