Pat
J-GLOBAL ID：200903005592953410
電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
Inventor：
,
Applicant, Patent owner：
Agent (1)：
船橋 國則
Gazette classification：公開公報
Application number (International application number)：1997074746
Publication number (International publication number)：1998270685
Application date： Mar. 27, 1997
Publication date： Oct. 09, 1998
Summary：
【要約】【課題】 nMOSトランジスタやpMOSトランジスタでは、高性能低電圧での応用を考えた場合、バンドギャップの小さなシリコンゲルマニウム層内にソース・ドレインの接合が位置するため、またシリコン/シリコンゲルマニウム界面にソース・ドレインの接合が形成されるために、電流リークが存在していた。【解決手段】 半導体基板11の上層に形成されているストレイン効果を有する半導体層のストレイン効果シリコン層24に形成された電界効果トランジスタ1であって、このソース・ドレイン14,15はストレイン効果シリコン層24のみに形成されているものである。また、この電界効果トランジスタ1をnチャネルMOSトランジスタとして形成し、素子分離領域を介して上記ストレイン効果シリコン層24にpチャネルMOSトランジスタを形成することも可能である。さらにこれらのトランジスタによって論理回路を構成することも可能である。
Claim (excerpt)：
半導体基板上層に形成されているストレイン効果を有する半導体層に形成された電界効果トランジスタであって、前記電界効果トランジスタのソース・ドレインは前記ストレイン効果を有する半導体層のみに形成されていることを特徴とする電界効果トランジスタ。
IPC (3)：
H01L 29/78
, H01L 21/8238
, H01L 27/092
H01L 29/78 301 J
, H01L 27/08 321 E
Cited by examiner (5)
Show all
Return to Previous Page
