Pat
J-GLOBAL ID：200903005795388246

半導体装置

Inventor：
木村 肇

About 木村 肇


Applicant, Patent owner：
株式会社半導体エネルギー研究所

About 株式会社半導体エネルギー研究所


Gazette classification：公開公報
Application number (International application number)：2001206998
Publication number (International publication number)：2003023144
Application date： Jul. 06, 2001
Publication date： Jan. 24, 2003
Summary：
【要約】【課題】新しい構成を有する画素を提供することによって、マスク数及び工程数を増加させることなく、高い開口率を実現した半導体装置を提供することを課題とする。【解決手段】本発明の半導体装置を用いることにより、電源供給線が必要なくなるため、従来の半導体装置に比べて、パネル作成プロセスにおけるマスク枚数や工程数の増加を伴うことなく、より高い開口率を実現することが出来る。また、各画素が高い開口率をもつことにより、光の利用効率が向上し、半導体装置の省電力化および小型化が達成できる。
Claim (excerpt)：
複数の画素が設けられた画素部を有する半導体装置において、前記画素は光電変換素子と、複数のトランジスタと、ゲート信号線と、リセット信号線とを有し、複数の前記ゲート信号線、又は複数の前記リセット信号線のいずれか一本により前記光電変換素子に電流が供給されることを特徴とする半導体装置。
IPC (3)：
H01L 27/146 ,  H01L 29/786 ,  H04N 5/335
FI (4)：
H04N 5/335 E ,  H04N 5/335 Z ,  H01L 27/14 C ,  H01L 29/78 613 Z
F-Term (22)：
4M118AB01 ,  4M118BA05 ,  4M118CA05 ,  4M118CB06 ,  4M118FB03 ,  4M118FB09 ,  4M118FB13 ,  4M118FB16 ,  4M118FB25 ,  5C024AX01 ,  5C024CX41 ,  5C024GY31 ,  5C024HX02 ,  5F110AA16 ,  5F110AA30 ,  5F110BB02 ,  5F110BB04 ,  5F110BB10 ,  5F110CC02 ,  5F110DD11 ,  5F110HM15 ,  5F110NN03
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM