Pat
J-GLOBAL ID：200903006078147460

半導体装置の製造方法

Inventor：
山口 靖雄

About 山口 靖雄

, 
中村 邦宏

About 中村 邦宏


Applicant, Patent owner：
三菱電機株式会社

About 三菱電機株式会社


Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001384261
Publication number (International publication number)：2003188296
Application date： Dec. 18, 2001
Publication date： Jul. 04, 2003
Summary：
【要約】【課題】 接合時の信頼性及び強度を向上させることにより特性精度を向上させるとともに、小型化あるいはコストダウンを達成することのできる半導体装置の製造方法を提供すること。【解決手段】 第1の方向に延びる複数列の第1のシリコン残し部7aと第1の方向とは直交する第2の方向に延びる複数列の第2のシリコン残し部7bとをキャップウェーハ5に形成し、第1及び第2のシリコン残し部7a,7bの間に形成されたシリコン抜き部6を半導体ウェーハに接合された半導体素子の電極部上に位置するようにキャップウェーハ5を半導体素子に接合するようにした。
Claim (excerpt)：
気密封止した半導体装置の製造方法であって、第1の方向に延びる複数列の第1のシリコン残し部と第1の方向とは直交する第2の方向に延びる複数列の第2のシリコン残し部とをキャップウェーハに形成し、第1及び第2のシリコン残し部の間に形成されたシリコン抜き部を半導体ウェーハに接合された半導体素子の電極部上に位置するようにキャップウェーハを半導体素子に接合するようにしたことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 23/02 ,  G01P 15/125 ,  H01L 29/84
FI (3)：
H01L 23/02 J ,  G01P 15/125 ,  H01L 29/84 Z
F-Term (16)：
4M112AA01 ,  4M112AA02 ,  4M112AA10 ,  4M112BA07 ,  4M112CA00 ,  4M112DA03 ,  4M112DA04 ,  4M112DA05 ,  4M112DA16 ,  4M112DA18 ,  4M112DA20 ,  4M112EA02 ,  4M112EA06 ,  4M112EA07 ,  4M112FA20 ,  4M112GA01
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM