半導体装置およびその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1999173018
Publication number (International publication number)：2001007303
Application date： Jun. 18, 1999
Publication date： Jan. 12, 2001
Summary：

【要約】【課題】還元剤を含む雰囲気中でアニールを施した場合でも、キャパシタ膜を構成する誘電体の劣化を抑制することが可能な構造を持つ半導体装置を提供すること。【解決手段】複数の分散電極(SRO)と、下部導電体層(SRO)5、バリア層(Al2O3)6、および上部導電体層(Al)7からなる積層構造を含み、複数の分散電極2それぞれに共通となる共通電極4と、複数の分散電極2と共通電極4との間に形成されたキャパシタ膜(BSTO)3とを具備することを特徴としている。

Claim (excerpt)：

複数の分散電極と、下部導電体層、被膜および上部導電体層からなる積層構造を含み、前記複数の分散電極それぞれに共通となる共通電極と、前記複数の分散電極と前記共通電極との間に形成されたキャパシタ膜とを具備することを特徴とする半導体装置。

IPC (3)：

H01L 27/108 , H01L 21/8242 , H01L 27/10 451

FI (3)：

H01L 27/10 651 , H01L 27/10 451 , H01L 27/10 621 C

F-Term (56)：

5F083AD14 , 5F083AD24 , 5F083AD31 , 5F083AD42 , 5F083AD48 , 5F083AD49 , 5F083AD53 , 5F083AD54 , 5F083EP00 , 5F083EP02 , 5F083EP23 , 5F083EP44 , 5F083EP49 , 5F083EP56 , 5F083FR02 , 5F083GA02 , 5F083GA06 , 5F083GA12 , 5F083GA21 , 5F083GA27 , 5F083JA06 , 5F083JA13 , 5F083JA14 , 5F083JA15 , 5F083JA17 , 5F083JA31 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083JA42 , 5F083JA43 , 5F083JA44 , 5F083JA53 , 5F083JA56 , 5F083MA01 , 5F083MA05 , 5F083MA06 , 5F083MA16 , 5F083MA17 , 5F083MA18 , 5F083MA20 , 5F083PR18 , 5F083PR22 , 5F083PR33 , 5F083PR40 , 5F083PR42 , 5F083PR43 , 5F083PR44 , 5F083PR45 , 5F083PR52 , 5F083PR53 , 5F083PR54 , 5F083PR55

Patent cited by the Patent：

Cited by examiner (4)

特開平2-275668
半導体記憶装置の製造方法
Gazette classification：公開公報 Application number：特願平9-071000 Applicant：株式会社東芝
電源変動に高速で追従するRAM
Gazette classification：公開公報 Application number：特願平3-258869 Applicant：株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社

Show all

Return to Previous Page