Pat

J-GLOBAL ID：200903033118261250

半導体メモリ素子

Inventor： 御手洗 俊 ,  大西 茂夫 ,  原 徹
Applicant, Patent owner： シャープ株式会社 ,  原 徹
Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997292354
Publication number (International publication number)：1999126883
Application date： Oct. 24, 1997
Publication date： May. 11, 1999
Summary：

【要約】【課題】 誘電性薄膜の特性劣化が極めて少なく安定性の高い半導体メモリ素子を提供する。【解決手段】 Pt上部電極12上にはTaSiNバリアメタル層13を形成している。このTaSiNバリアメタル層13は、導電性および水素ガス遮断性を有して酸化物強誘電体薄膜(SBT薄膜)11結晶化のための焼成の際にも結晶化せず高温域で安定なアモルファス構造を維持する。そして、後に第2層間絶縁膜15を形成する際に発生する水素ガスの酸化物強誘電体薄膜11への侵入を確実に遮断して、水素ガスによる酸化物強誘電体薄膜11の特性劣化を防止する。

Claim (excerpt)：

下部電極,酸化物高誘電体薄膜あるいは酸化物強誘電体薄膜,上部電極を含むキャパシタと、上記キャパシタ上に、導電性および水素ガス遮断性を有し、且つ、高温域で安定なアモルファス構造を有するバリア層を備えたことを特徴とする半導体メモリ素子。

IPC (7)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5)：

H01L 27/10 651 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/10 621 B ,  H01L 29/78 371

Patent cited by the Patent：

Cited by examiner (3)

• マイクロ電子構造体とその製造法
  Gazette classification：公開公報   Application number：特願平7-196766   Applicant：テキサスインスツルメンツインコーポレイテツド
• 高誘電率キャパシタおよびその製法
  Gazette classification：公開公報   Application number：特願平5-079553   Applicant：三菱電機株式会社
• 半導体メモリ素子のキャパシタ構造及びその形成方法
  Gazette classification：公開公報   Application number：特願平7-276782   Applicant：ソニー株式会社