Pat
J-GLOBAL ID：200903008091367080
半導体装置およびその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
芝野 正雅
Gazette classification：公開公報
Application number (International application number)：2002285651
Publication number (International publication number)：2004127968
Application date： Sep. 30, 2002
Publication date： Apr. 22, 2004
Summary：
【課題】従来、ショットキーバリアダイオードのVF、IR特性はトレードオフの関係にあり、低VF化を実現するにはリーク電流の増大が避けられない問題があった。【解決手段】ショットキー接合領域に、正六角形状のP+型半導体領域を複数設ける。互いの離間距離が等しくなるので、逆方向電圧印加時にはP+型半導体領域から空乏層が広がり、エピタキシャル層を埋め尽くす。つまり、ショットキー接合界面で発生したリーク電流がカソード側に漏れるのを遮断できる。高いリーク電流が発生していても空乏層により遮断できるので、VFとIRのトレードオフの関係が結果的に無くなり、IRを考慮することなく低VFを実現できる。【選択図】 図1
Claim (excerpt)：
一導電型半導体基板と、
該基板上に設けられた一導電型エピタキシャル層と、
前記エピタキシャル層に複数設けられた第1の逆導電型半導体領域と、
前記複数の第1の逆導電型半導体領域を囲んで前記エピタキシャル層周囲に設けられた第2の逆導電型半導体領域と、
前記エピタキシャル層および前記第1の逆導電型半導体領域表面とショットキー接合を形成する金属層とを具備することを特徴とする半導体装置。
IPC (2)：
FI (1)：
F-Term (15)：
4M104BB05
, 4M104BB13
, 4M104BB16
, 4M104BB21
, 4M104BB24
, 4M104BB25
, 4M104BB26
, 4M104CC03
, 4M104DD26
, 4M104DD78
, 4M104DD84
, 4M104FF13
, 4M104FF32
, 4M104FF35
, 4M104GG03
Cited by examiner (8)
Show all
Return to Previous Page
