Pat
J-GLOBAL ID：200903008121877119

FEMFET装置およびその製作方法

Inventor：
シュレッサー、ティル

About シュレッサー、ティル

, 
ハネーダー、トーマス ペーター

About ハネーダー、トーマス ペーター


Applicant, Patent owner：
インフィネオン テヒノロギーズ アーゲー

About インフィネオン テヒノロギーズ アーゲー


Agent (1)： 恩田 博宣 (外1名)
Gazette classification：公表公報
Application number (International application number)：2000587383
Publication number (International publication number)：2002532884
Application date： Dec. 01, 1999
Publication date： Oct. 02, 2002
Summary：
【要約】本発明は、半導体基板(10)を備えたFEMFET装置と、半導体基板(10)に設けられた少なくとも1つの電界効果トランジスタ(S,D,K,GS)とに関する。前記電界効果トランジスタはソース領域(S)、ドレイン領域(D)、チャネル領域(K)およびゲートスタック(GS)を有する。前記ゲートスタック(GS)は少なくとも1つの強誘電体層(FE)と、少なくとも1つの薄い拡散バリア層(50)とを有する。拡散バリア層(50)は最下部の強誘電体層(FE)と半導体基板(10)との間に配置され、強誘電体層(FE)の成分の半導体基板(10)への拡散を実質的に防止するように構成されている。
Claim (excerpt)：
FEMFET装置であって、 半導体基板(10)と、 半導体基板(10)に設けられ、ソース領域(5)、ドレイン領域(D)、チャネル領域(K)、およびゲートスタック(GS)を有する少なくとも1つの電界効果トランジスタ(S,D,K,GS)とを有し、 ゲートスタック(GS)が少なくとも1つの強誘電体層(FE)を有するFEMFET装置において、 ゲートスタック(GS)が、底部強誘電体層(FE)と半導体基板(10)との間に配置された少なくとも1つの薄い拡散バリア層(50)を有し、前記拡散バリア層(50)が、構成成分が1または複数の強誘電体層(FE)から出て半導体基板(10)へと拡散するのを実質的に防止するように構成されていることを特徴とするFEMFET装置。
IPC (4)：
H01L 27/105 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (2)：
H01L 27/10 444 A ,  H01L 29/78 371
F-Term (9)：
5F083FR06 ,  5F083GA24 ,  5F083GA25 ,  5F083HA07 ,  5F083JA02 ,  5F083JA15 ,  5F083JA17 ,  5F101BA62 ,  5F101BB02
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM