Pat
J-GLOBAL ID:200903008252730229

相変化メモリ装置

Inventor:
Applicant, Patent owner:
Agent (2): 伊丹 勝 ,  田村 和彦
Gazette classification:公表公報
Application number (International application number):2004569564
Publication number (International publication number):2006514392
Application date: Mar. 18, 2003
Publication date: Apr. 27, 2006
Summary:
相変化メモリ装置は、基板と、前記基板上に積層されて、それぞれに相変化により決まる抵抗値をデータとして記憶する複数のメモリセルがマトリクス配列された複数のセルアレイと、前記複数のセルアレイ内の近接する二つメモリセルをペアセルとして選択して、その一方を高抵抗値、他方を低抵抗値状態に書き込む書き込み回路と、前記ペアセルの相補的な抵抗値状態を1ビットデータとして読み出す読み出し回路とを有する。
Claim (excerpt):
基板と、 前記基板上に積層されて、それぞれに相変化により決まる抵抗値をデータとして記憶する複数のメモリセルがマトリクス配列された複数のセルアレイと、 前記複数のセルアレイ内の近接する二つメモリセルにより構成されるペアセルに、その一方を高抵抗値、他方を低抵抗値状態に書き込む書き込み回路と、 前記ペアセルの相補的な抵抗値状態を1ビットデータとして読み出す読み出し回路とを有する ことを特徴とする相変化メモリ装置。
IPC (2):
G11C 13/00 ,  H01L 27/105
FI (2):
G11C13/00 A ,  H01L27/10 448
F-Term (8):
5F083FZ10 ,  5F083GA10 ,  5F083KA01 ,  5F083KA05 ,  5F083KA20 ,  5F083LA12 ,  5F083LA16 ,  5F083PR01
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page