Pat
J-GLOBAL ID：200903008288090110

誤り訂正方法およびその装置

Inventor：
夫馬 正人

About 夫馬 正人


Applicant, Patent owner：
三洋電機株式会社

About 三洋電機株式会社


Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998276927
Publication number (International publication number)：2000114983
Application date： Sep. 30, 1998
Publication date： Apr. 21, 2000
Summary：
【要約】【課題】 ECC処理を途中で打ち切った場合でも確実にスクランブルを解除したデータを出力することが可能な誤り訂正装置を提供する。【解決手段】 誤り訂正ブロックのPI方向はアドレスが連続しているが、PO方向はアドレスが連続していないため、PI方向のECC処理のために必要なメモリのアクセス占有期間はPO方向のそれよりも短い。そこで、PI方向のECC処理期間中にEDC/デスクランブル処理を最優先で行ない、このECC処理期間内にEDC/デスクランブル処理を確実に終了するようにする。
Claim (excerpt)：
積符号化された情報シンボルに対して第1および第2の方向にそれぞれ第1および第2の誤り訂正符号を付加してなる誤り訂正ブロックを用いた誤り訂正方法であって、第1の誤り訂正ブロックをその第1の方向に連続して並ぶ複数のデータをメモリの同一行アドレスとして入力するステップと、前記第1の誤り訂正ブロックの入力後、前記メモリにアクセスし、前記第1の誤り訂正ブロックの第1の方向に誤り訂正を行ない、続いて前記第1の誤り訂正ブロックの第2の方向に誤り訂正を行なうステップと、前記第1の誤り訂正ブロックの入力後、前記第1の誤り訂正ブロックの誤り訂正と並行して、第2の誤り訂正ブロックをその第1の方向に連続して並ぶ複数のデータを前記メモリの同一行アドレスとして入力するステップと、前記第2の誤り訂正ブロックの入力後、前記メモリにアクセスし、前記第2の誤り訂正ブロックの第1の方向に誤り訂正を行ない、続いて前記第2の誤り訂正ブロックの第2の方向に誤り訂正を行なうステップと、前記第1の誤り訂正ブロックの誤り訂正後、前記第2の誤り訂正ブロックの第1の方向の誤り訂正と並行して、前記メモリにアクセスし、前記第1の誤り訂正ブロックの誤りを検出するステップとを備える、誤り訂正方法。
F-Term (8)：
5J065AA03 ,  5J065AB01 ,  5J065AC03 ,  5J065AD02 ,  5J065AD03 ,  5J065AD11 ,  5J065AH06 ,  5J065AH17
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM