Pat

J-GLOBAL ID：200903009368000593

半導体装置および半導体集積回路装置

Inventor： 百 瀬 寿 代 ,  岩 井 洋 ,  斎 藤 雅 伸 ,  大 黒 達 也 ,  小 野 瑞 城 ,  吉 富 崇 ,  中 村 新 一
Applicant, Patent owner： 株式会社東芝
Agent (5)： 吉武 賢次 ,  橘谷 英俊 ,  佐藤 泰和 ,  吉元 弘 ,  川崎 康
Gazette classification：公開公報
Application number (International application number)：2005082462
Publication number (International publication number)：2005217436
Application date： Mar. 22, 2005
Publication date： Aug. 11, 2005
Summary：

【課題】 MIS型FETの駆動力向上。【解決手段】 半導体装置は、相互コンダクタンス(gm)が nMOSにおいてgm≧280VDD+200 pMOSにおいてgm≧150VDD+65 単位はVDD(V)、gm(mS/mm)であり、電流駆動能力が nMOSにおいてId≧0.598VDD-0.247 pMOSにおいてId≧|0.268VDD-0.102|を満たすように構成される。【選択図】 図1

Claim (excerpt)：

第一導電型の半導体基板と、 該半導体基板上に絶縁膜を介して形成されたゲート電極と、 該半導体基板のゲート電極直下に位置するチャネル形成領域の両側に形成された第二導電型のソース/ドレイン領域とを備え、 相互コンダクタンス(gm)が nMOSにおいてgm≧280VDD+200 pMOSにおいてgm≧150VDD+65 単位はVDD(V)、gm(mS/mm)である ことを特徴とする半導体装置。

IPC (2)：

H01L21/8238 ,  H01L27/092

FI (2)：

H01L27/08 321A ,  H01L27/08 321D

F-Term (13)：

5F048AA01 ,  5F048AA08 ,  5F048AB03 ,  5F048AC01 ,  5F048AC03 ,  5F048BB06 ,  5F048BB11 ,  5F048BC06 ,  5F048DA24 ,  5F048DA29 ,  5F048DB02 ,  5F048DB03 ,  5F048DB06

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平4-071701   Applicant：株式会社東芝

Article cited by the Patent：

Cited by examiner (1)

• High performance 0.1 μm CMOS devices with 1.5 V power supply