半導体装置およびその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：高田守 (外4名)
Gazette classification：公開公報
Application number (International application number)：1995105764
Publication number (International publication number)：1996306915
Application date： Apr. 28, 1995
Publication date： Nov. 22, 1996
Summary：

【要約】【目的】本発明は、ゲート長の短いMOSFETにおいても、しきい値電圧を低く抑えかつパンチスルー耐性の劣化やショートチャネル効果などを抑制できるMOSFETの構造及びその製造方法を提供する。【構成】第1の導電型の半導体基板上にチャネル領域をはさむように形成された第2の導電型のソース領域およびドレイン領域と、該チャネル領域上に絶縁膜を介して形成されたゲート電極を備えた半導体装置において、チャネル領域を第2の導電型のカウンタードープ層及びその下部のソース領域及びドレイン領域近傍に夫々設けられた第1の導電型のパンチスルーストッパー領域から構成する。

Claim (excerpt)：

主表面を有する第1の導電型の半導体基板と、該半導体基板上にチャネル領域をはさむように形成された第2の導電型のソース領域およびドレイン領域と、該チャネル領域上に絶縁膜を介して形成されたゲート電極を備えた半導体装置において、前記チャネル領域が、第2の導電型のカウンタードープ層と、該カウンタードープ層下部のソース領域及びドレイン領域近傍に夫々設けられた第1の導電型のパンチスルーストッパー領域とを有していることを特徴とする半導体装置。

FI (2)：

H01L 29/78 301 X , H01L 29/78 301 H

Patent cited by the Patent：

Cited by examiner (7)

MOSFET及びその製造方法
Gazette classification：公開公報 Application number：特願平3-274360 Applicant：沖電気工業株式会社
特開昭61-256768
特開平2-203566

Show all

Return to Previous Page