Pat

J-GLOBAL ID：200903010643341256

半導体装置の製造方法および半導体装置

Inventor： 宮島 秀史 ,  小島 章弘 ,  柴田 英毅 ,  中田 錬平 ,  大岩 徳久 ,  林 久貴 ,  堅田 富夫 ,  早坂 伸夫 ,  瀬田 渉二 ,  成田 雅貴
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：2000163047
Publication number (International publication number)：2001345380
Application date： May. 31, 2000
Publication date： Dec. 14, 2001
Summary：

【要約】【課題】 比誘電率の高いストッパー膜を用いることなくダマシン構造を形成できるとともに、高いアスペクト比の微細なヴィアホールを高精度に加工することが可能であり、均一な性能の半導体装置を製造し得る方法を提供する。【解決手段】 所望の形状に表面加工を施された半導体基板上に、第1の絶縁膜を形成する工程と、前記第1の絶縁膜に所望のヴィアホールを形成する工程と、前記ヴィアホールが形成された前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜の上に第3の絶縁膜を形成する工程と、前記第2の絶縁膜及び前記第3の絶縁膜に配線用溝を形成する工程と、前記配線用溝に金属を埋め込む工程と、前記金属を研磨して埋め込み配線を形成する工程とを具備する方法である。前記第1及び第2の絶縁膜は、異なる材料からなる低誘電率絶縁膜であることを特徴とする。

Claim (excerpt)：

所望の形状に表面加工を施された半導体基板上に、第1の絶縁膜を形成する工程と、前記第1の絶縁膜に所望のヴィアホールを形成する工程と、前記ヴィアホールが形成された前記第1の絶縁膜の上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜の上に第3の絶縁膜を形成する工程と、前記第2の絶縁膜および前記第3の絶縁膜に配線用溝を形成する工程と、前記配線用溝に金属を埋め込む工程と、前記金属を研磨して埋め込み配線を形成する工程とを具備し、前記第1の絶縁膜は低誘電率絶縁膜であり、前記第2の絶縁膜は前記第1の絶縁膜とは異なる材料からなる低誘電率絶縁膜であることを特徴とする半導体装置の製造方法。

IPC (6)：

H01L 21/768 ,  H01L 21/3065 ,  H01L 21/312 ,  H01L 21/314 ,  H01L 21/316 ,  H01L 21/3205

FI (9)：

H01L 21/312 C ,  H01L 21/312 M ,  H01L 21/314 M ,  H01L 21/316 G ,  H01L 21/316 M ,  H01L 21/90 A ,  H01L 21/302 F ,  H01L 21/88 B ,  H01L 21/90 S

F-Term (69)：

5F004DA00 ,  5F004DA24 ,  5F004DA25 ,  5F004DA26 ,  5F004DB03 ,  5F004DB07 ,  5F004DB23 ,  5F004DB24 ,  5F004EA22 ,  5F004EA23 ,  5F004EB01 ,  5F004EB03 ,  5F033HH11 ,  5F033HH32 ,  5F033JJ11 ,  5F033JJ32 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ13 ,  5F033QQ15 ,  5F033QQ25 ,  5F033QQ28 ,  5F033QQ35 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR11 ,  5F033RR12 ,  5F033RR21 ,  5F033RR23 ,  5F033RR24 ,  5F033RR25 ,  5F033RR26 ,  5F033RR29 ,  5F033SS11 ,  5F033SS21 ,  5F033TT04 ,  5F033WW09 ,  5F033XX24 ,  5F058AD02 ,  5F058AD05 ,  5F058AD09 ,  5F058AD10 ,  5F058AD11 ,  5F058AD12 ,  5F058AF04 ,  5F058AH02 ,  5F058BD02 ,  5F058BD04 ,  5F058BD06 ,  5F058BD10 ,  5F058BD15 ,  5F058BD18 ,  5F058BD19 ,  5F058BF46 ,  5F058BJ02

Patent cited by the Patent：

Cited by examiner (2)

• 多層配線構造の製造方法
  Gazette classification：公開公報   Application number：特願平10-261048   Applicant：ソニー株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-114656   Applicant：ソニー株式会社