Pat
J-GLOBAL ID:200903057446725898

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 逢坂 宏
Gazette classification:公開公報
Application number (International application number):1997114656
Publication number (International publication number):1998150105
Application date: May. 02, 1997
Publication date: Jun. 02, 1998
Summary:
【要約】【課題】埋め込み配線が形成される層間絶縁膜の低誘電率化を達成する。【解決手段】溝16形成時及び接続孔19形成時のエッチングストッパー層となる膜13、15に、従来の窒化シリコンに代えて、酸化シリコンよりも比誘電率が低い、例えば、ポリアリールエーテルからなる有機低誘電率膜を用いる。膜12、14、18は、酸化シリコンに代えて、酸化シリコンより比誘電率が低い、例えば、環状フッ素化合物とシロキサンの共重合体で構成することができる。その場合、実質的にフッ素を含有しない有機低誘電率膜13、15は、フッ素を比較的多く含有した有機低誘電率膜14、18のエッチングストッパー層として機能する。
Claim (excerpt):
第1の絶縁層と、前記第1の絶縁層の下に設けられ、窒化シリコンよりも比誘電率が低く且つ前記第1の絶縁層のエッチング時にエッチング耐性を有する有機低誘電率材料からなる第2の絶縁層と、を備えた、半導体装置。
IPC (3):
H01L 21/768 ,  H01L 21/3065 ,  H01L 21/312
FI (3):
H01L 21/90 A ,  H01L 21/312 M ,  H01L 21/302 J
Patent cited by the Patent:
Cited by examiner (8)
Show all

Return to Previous Page