絶縁ゲート型半導体装置

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：布施行夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1997217138
Publication number (International publication number)：1999045998
Application date： Jul. 28, 1997
Publication date： Feb. 16, 1999
Summary：

【要約】【課題】パワーMOSFET等のオン抵抗を増加させることなく、高い破壊耐量を達成することができる絶縁ゲート型半導体装置を提供する。【解決手段】パワーMOSFET100は、絶縁ゲート40に印加する電圧によってチャネル形成領域におけるチャネルの形成または非形成を制御し、半導体基板12と、半導体基板12の表面に形成された第1導電型(N型)の第1半導体層(ドレイン領域)14と、第1半導体層内に設けられ、その一部が前記チャネル形成領域を構成する第2導電型(P型)の第2半導体層(ボディ領域)と、第2半導体層の表面部に選択的に設けられた第1導電型の第3半導体層(ソース領域)30と、第2半導体層と電気的に接続されるボディコンタクト領域50と、を含む。ボディコンタクト領域50は、アクティブ領域60から非アクティブ領域70を介して離れた領域に形成されている。この装置によれば、デバイス全体で同時に寄生バイポーラトランジスタが動作し、均一にブレークダウン電流を生じるので、電流集中による素子破壊を回避できる。

Claim (excerpt)：

絶縁ゲートに印加する電圧によってチャネル形成領域におけるチャネルの形成または非形成を制御する絶縁ゲート型半導体装置であって、半導体基板と、前記半導体基板の表面に形成された第1導電型の第1半導体層と、前記第1半導体層内に設けられ、ボディ領域を構成し、該ボディ領域の一部に前記チャネル形成領域が形成される第2導電型の第2半導体層と、前記第2半導体層の表面部に選択的に設けられ、ソース領域を構成する第1導電型の第3半導体層と、前記第2半導体層と電気的に接続されるコンタクト領域と、を含み、前記コンタクト領域は、アクティブ領域と異なる領域に形成されることを特徴とする絶縁ゲート型半導体装置。

FI (4)：

H01L 29/78 652 N , H01L 29/78 301 W , H01L 29/78 652 D , H01L 29/78 653 A

Patent cited by the Patent：

Cited by applicant (4)

MOS電界効果トランジスタ
Gazette classification：公開公報 Application number：特願平7-013396 Applicant：関西日本電気株式会社
絶縁ゲート型半導体装置
Gazette classification：公開公報 Application number：特願平6-204968 Applicant：三菱電機株式会社
半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願平4-193986 Applicant：三菱電機株式会社

Show all

Cited by examiner (2)

MOS電界効果トランジスタ
Gazette classification：公開公報 Application number：特願平7-013396 Applicant：関西日本電気株式会社
絶縁ゲート型半導体装置
Gazette classification：公開公報 Application number：特願平6-204968 Applicant：三菱電機株式会社

Return to Previous Page