薄膜半導体装置の製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：鈴木晴敏
Gazette classification：公開公報
Application number (International application number)：1998352236
Publication number (International publication number)：2000183351
Application date： Dec. 11, 1998
Publication date： Jun. 30, 2000
Summary：

【要約】【課題】多結晶半導体薄膜とゲート絶縁膜との界面における凹凸を緩和して薄膜トランジスタの移動度を改善する。【解決手段】薄膜半導体装置の製造方法は、絶縁基板1の表面を選択的にエッチングして素子領域に合わせた溝部10を形成する食刻工程と、溝部10が形成された絶縁基板1の上に表面が凹凸の多結晶半導体薄膜2を形成する成膜工程と、多結晶半導体薄膜2を研磨して表面が平坦化された多結晶半導体薄膜2を溝部10に残す研磨工程と、平坦化され且つ溝部10に埋め込まれた多結晶半導体薄膜2を素子領域にして薄膜トランジスタを形成する加工工程とからなる。

Claim (excerpt)：

絶縁基板の表面を選択的にエッチングして素子領域に合わせた溝部を形成する食刻工程と、該溝部が形成された絶縁基板の上に表面が凹凸の多結晶半導体薄膜を形成する成膜工程と、該多結晶半導体薄膜を研磨して表面が平坦化された多結晶半導体薄膜を該溝部に残す研磨工程と、平坦化され且つ溝部に埋め込まれた該多結晶半導体薄膜を素子領域にして薄膜トランジスタを形成する加工工程とからなる薄膜半導体装置の製造方法。

IPC (4)：

H01L 29/786 , H01L 21/336 , G02F 1/136 500 , H01L 21/20

FI (4)：

H01L 29/78 627 A , G02F 1/136 500 , H01L 21/20 , H01L 29/78 627 G

F-Term (96)：

2H092GA59 , 2H092HA28 , 2H092JA25 , 2H092JA33 , 2H092JA35 , 2H092JA39 , 2H092JA43 , 2H092JA46 , 2H092JB56 , 2H092KA04 , 2H092KA05 , 2H092KA10 , 2H092KA12 , 2H092KA18 , 2H092KB04 , 2H092KB25 , 2H092MA05 , 2H092MA06 , 2H092MA07 , 2H092MA08 , 2H092MA15 , 2H092MA18 , 2H092MA27 , 2H092MA30 , 2H092MA37 , 2H092MA41 , 2H092NA19 , 2H092PA01 , 5F052AA02 , 5F052AA17 , 5F052BB07 , 5F052CA08 , 5F052DA02 , 5F052DB02 , 5F052DB03 , 5F052FA05 , 5F052FA19 , 5F052HA06 , 5F052JA01 , 5F052JA10 , 5F110AA01 , 5F110AA04 , 5F110AA08 , 5F110AA18 , 5F110AA19 , 5F110AA30 , 5F110BB02 , 5F110CC02 , 5F110DD02 , 5F110DD03 , 5F110DD14 , 5F110DD21 , 5F110DD30 , 5F110EE03 , 5F110EE04 , 5F110EE05 , 5F110EE06 , 5F110EE09 , 5F110EE45 , 5F110FF02 , 5F110FF23 , 5F110FF28 , 5F110FF29 , 5F110FF30 , 5F110FF31 , 5F110FF32 , 5F110GG02 , 5F110GG13 , 5F110GG15 , 5F110GG16 , 5F110GG25 , 5F110GG33 , 5F110GG45 , 5F110GG47 , 5F110GG52 , 5F110GG58 , 5F110HJ01 , 5F110HJ04 , 5F110HJ12 , 5F110HJ13 , 5F110HJ23 , 5F110HL03 , 5F110HL05 , 5F110HL23 , 5F110NN02 , 5F110NN04 , 5F110NN05 , 5F110NN25 , 5F110PP01 , 5F110PP03 , 5F110PP13 , 5F110PP33 , 5F110PP35 , 5F110QQ11 , 5F110QQ19 , 5F110QQ23

Patent cited by the Patent：

Cited by examiner (5)

特開昭59-104170
埋め込みパターンの形成方法およびゲート構造の形成方法
Gazette classification：公開公報 Application number：特願平6-257958 Applicant：ソニー株式会社
薄膜半導体装置の作製方法
Gazette classification：公開公報 Application number：特願平7-086458 Applicant：株式会社半導体エネルギー研究所

Show all

Return to Previous Page