Pat

J-GLOBAL ID：200903012044275736

デバイス、その製造方法及び電子装置

Inventor： 湯田坂 一夫 ,  古沢 昌宏 ,  青木 敬
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 稲葉 良幸 (外2名)
Gazette classification：公開公報
Application number (International application number)：2002119967
Publication number (International publication number)：2003318193
Application date： Apr. 22, 2002
Publication date： Nov. 07, 2003
Summary：

【要約】【課題】 液体材料を使用して製造されるデバイスにおいて、ゲート電極とソース/ドレイン領域との短絡が生じにくい構造を備えるデバイスを提供する。【解決手段】 デバイスは、絶縁基板(11)と、この絶縁基板の上に形成されたゲート電極膜(14)と、ゲート電極膜の上に形成されたゲート絶縁膜(15)と、ゲート絶縁膜上のゲート電極膜に対応する位置に形成された相対的に低不純物濃度の半導体膜(17)と、低不純物濃度の半導体膜の上に形成された分離膜(20)と、低不純物濃度の半導体膜と分離膜の両側に夫々形成された相対的に高不純物濃度の半導体膜(24,25)と、を含み、半導体膜(24,25)を液体材料で成膜する。

Claim (excerpt)：

絶縁基板と、前記絶縁基板の上に形成されたゲート電極膜と、前記ゲート電極膜の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上の前記ゲート電極膜に対応する位置に形成された相対的に低不純物濃度の半導体膜と、前記低不純物濃度の半導体膜の上に形成された分離膜と、前記低不純物濃度の半導体膜と前記分離膜の両側に夫々形成された相対的に高不純物濃度の半導体膜と、を含むデバイス。

IPC (6)：

H01L 21/336 ,  G02F 1/1368 ,  H01L 21/20 ,  H01L 21/208 ,  H01L 21/288 ,  H01L 29/786

FI (11)：

G02F 1/1368 ,  H01L 21/20 ,  H01L 21/208 Z ,  H01L 21/288 Z ,  H01L 29/78 618 A ,  H01L 29/78 617 J ,  H01L 29/78 617 V ,  H01L 29/78 619 A ,  H01L 29/78 616 L ,  H01L 29/78 627 G ,  H01L 29/78 616 K

F-Term (90)：

2H092JA26 ,  2H092JA32 ,  2H092KA04 ,  2H092KA05 ,  2H092KA07 ,  2H092KA10 ,  2H092KA12 ,  2H092KA18 ,  2H092MA15 ,  2H092MA22 ,  2H092MA30 ,  2H092MA41 ,  2H092NA23 ,  2H092NA27 ,  4M104AA09 ,  4M104BB01 ,  4M104BB04 ,  4M104BB08 ,  4M104BB09 ,  4M104BB40 ,  4M104CC05 ,  4M104DD51 ,  5F052AA02 ,  5F052BB07 ,  5F052DA02 ,  5F052DB09 ,  5F052JA01 ,  5F053AA50 ,  5F053DD01 ,  5F053FF01 ,  5F053GG03 ,  5F053HH05 ,  5F053JJ01 ,  5F053JJ03 ,  5F053KK03 ,  5F053KK10 ,  5F053LL10 ,  5F053PP03 ,  5F053RR20 ,  5F110AA02 ,  5F110AA16 ,  5F110AA17 ,  5F110BB01 ,  5F110CC08 ,  5F110DD02 ,  5F110DD13 ,  5F110EE02 ,  5F110EE03 ,  5F110EE09 ,  5F110EE41 ,  5F110EE42 ,  5F110EE48 ,  5F110FF02 ,  5F110FF21 ,  5F110FF27 ,  5F110FF29 ,  5F110FF30 ,  5F110FF36 ,  5F110GG02 ,  5F110GG13 ,  5F110GG32 ,  5F110GG41 ,  5F110GG42 ,  5F110GG44 ,  5F110GG45 ,  5F110GG58 ,  5F110HJ01 ,  5F110HJ16 ,  5F110HJ23 ,  5F110HK09 ,  5F110HK25 ,  5F110HK31 ,  5F110HK32 ,  5F110HK42 ,  5F110HL02 ,  5F110HL03 ,  5F110HL21 ,  5F110HL22 ,  5F110HL27 ,  5F110NN02 ,  5F110NN12 ,  5F110NN23 ,  5F110NN36 ,  5F110NN40 ,  5F110NN72 ,  5F110PP02 ,  5F110PP03 ,  5F110PP27 ,  5F110QQ09 ,  5F110QQ12

Patent cited by the Patent：

Cited by examiner (6)

• 特開平3-159250
  
• シリコン膜パターンの形成方法
  Gazette classification：公開公報   Application number：特願2000-098154   Applicant：セイコーエプソン株式会社
• 特開平4-324938
  
• 薄膜半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平9-116586   Applicant：ソニー株式会社
• 特開平3-159250
  
• 特開平4-324938