半導体装置の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：土井健二 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997058002
Publication number (International publication number)：1998256552
Application date： Mar. 12, 1997
Publication date： Sep. 25, 1998
Summary：

【要約】【課題】マスクプロセス工程を少なくしてプロセスコストを下げた薄膜トランジスタの製造方法を提供する。【解決手段】絶縁性基板上に二つの導電型の薄膜トランジスタを有する半導体装置の製造方法において、絶縁性基板上に、半導体薄膜とその上にゲート絶縁膜さらにその上にゲート電極を形成した後、ゲート電極4をマスクにして、半導体薄膜2内に第一の導電型の不純物を第一の濃度で注入する工程と、第一の導電型の薄膜トランジスタのゲート電極及びその両側と、第二の導電型の薄膜トランジスタの前記半導体薄膜とを覆う第一のマスク膜M1を形成し、それをマスクにして半導体薄膜内に第一の導電型の不純物を第一の濃度よりも高濃度の第二の濃度で注入する工程と、第一の導電型の薄膜トランジスタの半導体薄膜を覆う第二のマスク膜M2を形成し、それをマスクにして前記第二の導電型の薄膜トランジスタの半導体薄膜内に前記第二の導電型の不純物を前記第一の濃度よりも高濃度の第三の濃度で注入して該第二の導電型の半導体にする工程とを有することを特徴とする。

Claim (excerpt)：

絶縁性基板上に二つの導電型の薄膜トランジスタを有する半導体装置の製造方法において、前記絶縁性基板上に、半導体薄膜と、その上にゲート絶縁膜、さらにその上にゲート電極を形成する工程と、前記ゲート電極をマスクにして、前記半導体薄膜内に第一の導電型の不純物を第一の濃度で注入する工程と、前記第一の導電型の薄膜トランジスタのゲート電極及びその両側と、第二の導電型の薄膜トランジスタの前記半導体薄膜とを覆う第一のマスク膜を形成し、該第一のマスク膜をマスクにして前記第一の導電型の薄膜トランジスタの半導体薄膜内に前記第一の導電型の不純物を前記第一の濃度よりも高濃度の第二の濃度で注入する工程と、前記第一の導電型の薄膜トランジスタの前記半導体薄膜を覆う第二のマスク膜を形成し、該第二のマスク膜をマスクにして前記第二の導電型の薄膜トランジスタの半導体薄膜内に前記第二の導電型の不純物を前記第一の濃度よりも高濃度の第三の濃度で注入して該第二の導電型の半導体にする工程とを有することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 29/786 , H01L 21/336

FI (3)：

H01L 29/78 613 A , H01L 29/78 616 V , H01L 29/78 616 A

Patent cited by the Patent：

Cited by examiner (4)

半導体集積回路の作製方法
Gazette classification：公開公報 Application number：特願平6-333177 Applicant：株式会社半導体エネルギー研究所
特開平2-159730
半導体装置
Gazette classification：公開公報 Application number：特願平7-187815 Applicant：株式会社半導体エネルギー研究所

Show all

Return to Previous Page