Pat
J-GLOBAL ID：200903017213577730

薄膜トランジスタ素子シート及び薄膜トランジスタ素子シートの製造方法

Inventor：
平井 桂

About 平井 桂


Applicant, Patent owner：
コニカミノルタホールディングス株式会社

About コニカミノルタホールディングス株式会社


Gazette classification：公開公報
Application number (International application number)：2003069586
Publication number (International publication number)：2004281623
Application date： Mar. 14, 2003
Publication date： Oct. 07, 2004
Summary：
【課題】簡易なプロセスにより生産性が向上した薄膜トランジスタ素子シートの製造方法及び前記製造方法により製造した薄膜トランジスタ素子を提供する。【解決手段】支持体上に、ゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極を有する薄膜トランジスタが、ゲートバスラインおよびソースバスラインを介して、複数個、連結された薄膜トランジスタ素子シートの製造方法において、該ドレイン電極に画素電極が連結され、且つ、該画素電極が流動性電極材料から形成される工程を有することを特徴とする薄膜トランジスタ素子シートの製造方法。【選択図】 なし
Claim (excerpt)：
支持体上に、ゲート電極、ゲート絶縁層、半導体層、ソース電極およびドレイン電極が順次形成された薄膜トランジスタが、ゲートバスラインおよびソースバスラインを介して、複数個、連結された薄膜トランジスタ素子シートの製造方法において、 該ドレイン電極に画素電極が連結され、且つ、該画素電極が流動性電極材料から形成される工程を有することを特徴とする薄膜トランジスタ素子シートの製造方法。
IPC (3)：
H01L29/786 ,  G09F9/30 ,  H01L51/00
FI (4)：
H01L29/78 616V ,  G09F9/30 338 ,  H01L29/78 618B ,  H01L29/28
F-Term (33)：
2H092JA24 ,  2H092JA46 ,  2H092KB06 ,  2H092MA10 ,  2H092NA27 ,  5C094AA42 ,  5C094AA43 ,  5C094AA44 ,  5C094BA03 ,  5C094CA19 ,  5C094FB14 ,  5F110CC07 ,  5F110DD12 ,  5F110DD13 ,  5F110DD14 ,  5F110EE03 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF24 ,  5F110FF27 ,  5F110FF28 ,  5F110FF29 ,  5F110GG05 ,  5F110GG24 ,  5F110GG42 ,  5F110GG43 ,  5F110GG44 ,  5F110HK02 ,  5F110NN02 ,  5F110NN33
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM