Pat
J-GLOBAL ID:200903017260386510
半導体装置およびその製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (1):
恩田 博宣
Gazette classification:公開公報
Application number (International application number):1998236135
Publication number (International publication number):1999195712
Application date: Aug. 21, 1998
Publication date: Jul. 21, 1999
Summary:
【要約】【課題】容易に基板電位をシリコン層の表面側からとることができる半導体装置およびその製造方法を提供する。【解決手段】シリコン基板1の上に埋込酸化膜3を介してシリコン層4が配置され、シリコン層4がトレンチ5にてシリコン島8に区画され、トレンチ5におけるシリコン層4の表面が側壁用酸化膜6に覆われ、シリコン島8にLDMOSトランジスタQ1,Q2が形成されている。埋込酸化膜2の下に基板電位印加用の第1の不純物ドープトポリシリコン層2が配置されるとともに、トレンチ5内に第1の不純物ドープトポリシリコン層2に繋がる第2の不純物ドープトポリシリコン層7が配置され、さらに、シリコン層4の表面側に第2の不純物ドープトポリシリコン層7に繋がる基板電位印加用電極19a,19bが配置され、電極19a,19bはトランジスタQ1のソース電極17a,17bと接続されている。
Claim (excerpt):
半導体基板の上に埋込酸化膜を介して配置された半導体層がトレンチにて半導体島に区画されるとともにトレンチにおける前記半導体層の表面が側壁用酸化膜に覆われ、前記半導体島に半導体素子が形成された半導体装置であって、前記埋込酸化膜の下に基板電位印加用の第1の不純物拡散半導体層を配置するとともに、前記トレンチ内に前記側壁用酸化膜により前記半導体島と電気分離されて形成されるとともに第1の不純物拡散半導体層に繋がる第2の不純物拡散半導体層を配置し、さらに、前記半導体層の表面側に前記第2の不純物拡散半導体層に繋がる基板電位印加用電極を配置したことを特徴とする半導体装置。
IPC (4):
H01L 21/8234
, H01L 27/088
, H01L 21/762
, H01L 29/786
FI (5):
H01L 27/08 102 A
, H01L 21/76 D
, H01L 29/78 621
, H01L 29/78 622
, H01L 29/78 626 C
Patent cited by the Patent:
Cited by examiner (9)
-
半導体装置
Gazette classification:公開公報
Application number:特願平8-074225
Applicant:株式会社東芝
-
特開平4-196268
-
SOI基板に形成したCMOSトランジスタおよびそのSOI基板の製造方法
Gazette classification:公開公報
Application number:特願平6-156669
Applicant:ソニー株式会社
-
特開昭53-033590
-
特開平4-196268
-
特開昭53-033590
-
特開平2-271567
-
変換器
Gazette classification:公開公報
Application number:特願平5-250746
Applicant:日本電装株式会社
-
特開平4-083349
Show all
Return to Previous Page