マルチチップ回路モジュール及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：小池晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：2001358246
Publication number (International publication number)：2003158239
Application date： Nov. 22, 2001
Publication date： May. 30, 2003
Summary：

【要約】【課題】微細かつ高密度の回路パターンを多層配線部内に高精度に形成しかつ薄型化と半導体チップの配線長の短縮化を図り、高速処理化や信頼性の向上を図る。【解決手段】各単位配線層8〜12が表面平坦化処理を施こされた下層単位配線層に上層の単位配線層が積層形成されるとともにビア-オン-ビア構造により互いに層間接続されて積層形成されて多層配線部2が構成されるとともに、この多層配線部2に実装した半導体チップ6を封止樹脂層7とともに研磨して薄型化してなる。

Claim (excerpt)：

絶縁層内に所定の回路パターンが形成されるとともに表面に平坦化処理を施してなる単位配線層が層間接続されて多層に形成され、最外層を構成する単位配線層に接続端子が設けられてなる多層配線部と、上記多層配線部の少なくとも一方の最外層単位配線層の主面に実装された半導体チップと、上記最外層の単位配線層の主面に上記半導体チップと上記接続端子とを封止して設けられる封止樹脂層とから構成され、上記半導体チップを研磨するとともに上記接続端子を露出させる研磨処理を上記封止樹脂層に施すことにより、薄型化されるとともに上記半導体チップの配線長の短縮化が図られたことを特徴とするマルチチップ回路モジュール。

IPC (3)：

H01L 25/04 , H01L 25/18 , H05K 3/46

FI (5)：

H05K 3/46 G , H05K 3/46 N , H05K 3/46 Q , H05K 3/46 X , H01L 25/04 Z

F-Term (10)：

5E346AA43 , 5E346BB02 , 5E346BB20 , 5E346CC21 , 5E346CC25 , 5E346CC32 , 5E346DD22 , 5E346EE01 , 5E346FF07 , 5E346GG40

Patent cited by the Patent：

Cited by examiner (8)

半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法
Gazette classification：公開公報 Application number：特願平11-348689 Applicant：株式会社デンソー
特開昭63-239898
基板上に取り付けるためのチップの精密位置合せ方法
Gazette classification：公開公報 Application number：特願2000-075124 Applicant：インターナショナル・ビジネス・マシーンズ・コーポレ-ション

Show all

Return to Previous Page