ゲート電極の形成方法

Inventor：
Applicant, Patent owner：
Agent (1)：小池晃 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995025220
Publication number (International publication number)：1996153804
Application date： Feb. 14, 1995
Publication date： Jun. 11, 1996
Summary：

【要約】【目的】 WSix 層単独であっても、SiO2 膜に対する密着性に優れ、ゲート酸化膜の耐圧を良好に維持可能なゲート電極を形成する。【構成】 WF6 のSiCl2 H2 還元にもとづくLPCVDにより、Si組成比xの値が2.7以上、好ましくは3.0以上のWSix 層5iを成膜する。このWSix 層5iはF原子の取り込みが少ないため、Si原子の結合手はゲート酸化膜4のO原子と十分に結合できる。nMOS,pMOS両トランジスタの形成領域においてWSix 層5iに各々n型とp型の不純物をイオン注入した後、これをパターニングすれば、仕事関数の制御されたゲート電極5na,5paを形成でき、閾値電圧Vthを対称化することができる。【効果】低抵抗で薄型のゲート電極が低コストで実現し、MOSトランジスタの高集積化、動作高速化に寄与する。

Claim (excerpt)：

高融点金属フッ化物とクロロシラン系化合物とを含む混合ガスを用いてCVDを行うことにより基板上に高融点金属シリサイド膜を成膜する工程と、前記高融点金属シリサイド膜をパターニングしてゲート電極を形成する工程とを有するゲート電極の形成方法。

IPC (5)：

H01L 21/8238 , H01L 27/092 , H01L 21/285 , H01L 21/285 301 , H01L 29/78

FI (2)：

H01L 27/08 321 D , H01L 29/78 301 G

Patent cited by the Patent：

Cited by examiner (10)

気相成長方法および装置
Gazette classification：公開公報 Application number：特願平4-139532 Applicant：富士通株式会社, 株式会社九州富士通エレクトロニクス
特開昭64-084666
半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平4-186967 Applicant：富士通株式会社

Show all

Return to Previous Page