Pat
J-GLOBAL ID:200903017379010887
半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
亀谷 美明 (外2名)
Gazette classification:公開公報
Application number (International application number):1998183692
Publication number (International publication number):2000022105
Application date: Jun. 30, 1998
Publication date: Jan. 21, 2000
Summary:
【要約】【課題】 ルテニウム系電極とペロブスカイト構造を有する誘電体の界面に均一組成の遷移層を効率よく形成し,高誘電率の極薄誘電体膜を使用したキャパシタ構造を容易かつ低コストで製造可能な,新規かつ改良された半導体装置の製造方法を提供する。【解決手段】 複数のルテニウム系導電体電極とペロブスカイト構造を有する誘電膜とが積層されている半導体装置の製造方法において,前記半導体基板に第1の導電体電極を形成する工程と,前記第1の導電体電極の構成元素と第1の誘電体膜の構成元素とが混在する第1の領域を形成する工程と,前記第1の混在領域を非酸化性雰囲気中で熱処理して遷移層を形成する工程と,前記第1の導電体電極上に前記第1の誘電体膜を形成する工程とを有する。
Claim (excerpt):
白金,イリジウム,ルテニウムから成る高融点貴金属群のうち少なくとも1種以上の材料から成る複数の導電体電極と,非金属無機材料から成る誘電膜とが積層されている半導体装置の製造方法において:第1の導電体電極を形成する工程と;前記第1の導電体電極の構成元素と第1の誘電体膜の構成元素とが混在する第1の領域を形成する工程と;前記第1の混在領域を熱処理して遷移層を形成する工程と;前記第1の導電体電極上に前記第1の誘電体膜を形成する工程と;を含むことを特徴とする,半導体装置の製造方法。
IPC (2):
H01L 27/108
, H01L 21/8242
FI (2):
H01L 27/10 651
, H01L 27/10 621 B
F-Term (16):
5F083AD21
, 5F083FR01
, 5F083JA06
, 5F083JA13
, 5F083JA14
, 5F083JA15
, 5F083JA38
, 5F083JA40
, 5F083JA43
, 5F083MA06
, 5F083MA17
, 5F083PR21
, 5F083PR22
, 5F083PR33
, 5F083PR34
, 5F083PR36
Patent cited by the Patent:
Cited by examiner (2)
-
半導体装置及びその製造方法
Gazette classification:公開公報
Application number:特願平8-053219
Applicant:株式会社東芝
-
誘電体薄膜の製造方法
Gazette classification:公開公報
Application number:特願平4-348259
Applicant:富士通株式会社
Article cited by the Patent:
Cited by examiner (1)
-
スパタリング現象, 19850305, 第2版, p153-155
Return to Previous Page