Pat
J-GLOBAL ID：200903023542772978

半導体装置及びその製造方法

Inventor：
もたい 貴子

About もたい 貴子

, 
今井 馨太郎

About 今井 馨太郎


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996053219
Publication number (International publication number)：1997246490
Application date： Mar. 11, 1996
Publication date： Sep. 19, 1997
Summary：
【要約】【課題】電極と金属酸化物からなる誘電体膜との界面に抵抗層などの形成を抑制する。【解決手段】p型基板1上の一部に素子分離酸化膜2が形成され、二つの素子分離酸化膜2に挟まれてn+ 拡散層3(3a,3b)が形成されている。n+ 拡散層3aと3bとを架けるように、基板1上にゲート絶縁膜4に覆われたゲート電極5が形成されている。ゲート絶縁膜4及び基板1上に層間絶縁膜6aが形成されている。層間絶縁膜6a上にはn+ 拡散層3aと接続されたビット線7が形成されている。層間絶縁膜6a及びビット線7上に層間絶縁膜6bが形成されている。n+ 拡散層3b上にn+ 多結晶シリコン8上にTiN膜9を介してRu膜10が形成されている。Ru膜10を覆ってSrRuO3 膜11が形成され、その上にSrTiO3 膜12が形成され、その一部の上にNi膜13が形成されている。
Claim (excerpt)：
半導体基板上に形成された電極/金属酸化物/電極からなる積層構造のキャパシタを有する半導体装置において、前記電極と前記金属酸化物との界面の少なくとも一方に、前記電極の構成元素の少なくとも一つと前記金属酸化物の構成元素の少なくとも一つとを含む導電性の遷移層を設けてなることを特徴とする半導体装置。
IPC (4)：
H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822
FI (2)：
H01L 27/10 651 ,  H01L 27/04 C
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM