Pat

J-GLOBAL ID：200903017413695576

不揮発性半導体記憶装置

Inventor： 宮脇 好和 ,  中山 武志 ,  三原 雅章 ,  河井 伸治 ,  大川 実
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外5名)
Gazette classification：公開公報
Application number (International application number)：2002233475
Publication number (International publication number)：2003085987
Application date： Dec. 27, 1993
Publication date： Mar. 20, 2003
Summary：

【要約】【課題】 メモリアレイの一部のデータのみを消去することが可能な不揮発性半導体記憶装置を提供する。【解決手段】 このフラッシュメモリは、信号CTRL-/ERSが“H”レベルの場合は128本のワード線のうちのいずれか1本のワード線を“H”レベルにするとともに残りの各ワード線を“L”レベルにし、信号CTRL-/ERSが“L”レベルの場合は128本のワード線のうちのいずれか8本のワード線を“L”レベルにするとともに残りの各ワード線を“H”レベルにする。したがって、“L”レベルにされた8本のワード線に対応するメモリセルのデータのみを消去することができる。

Claim (excerpt)：

不揮発性半導体記憶装置であって、複数行複数列に配列され、各々がコントロールゲートとフローティングゲートとソースおよびドレインとを含み、前記フローティングゲートに情報電荷を保持する複数のメモリセル、それぞれ前記複数行に対応して設けられ、各々が対応の行の各メモリセルのコントロールゲートに接続され、予め複数のグループに分割された複数のワード線、それぞれ前記複数列に対応して設けられ、各々が対応の列の各メモリセルのドレインに接続された複数のビット線、前記複数のメモリセルの各々のソースに接続されたソース線、第1のモード時は第1の行アドレス信号に従って前記複数のグループのうちのいずれかのグループを選択するとともに第2のアドレス信号に従って選択されたグループに属する複数のワード線のうちのいずれかのワード線を選択し、第2のモード時は前記第1の行アドレス信号に従って前記複数のグループのうちのいずれかのグループを選択するとともに前記第2のアドレス信号に関係なく選択されたグループに属する複数のワード線のすべてを選択する行選択回路、列アドレス信号に従って前記複数のビット線のうちのいずれかのビット線を選択する列選択回路、前記第1のモード時に、前記列選択回路によって選択されたビット線に第1の電位を与え、前記行選択回路によって選択されたワード線に前記第1の電位よりも高い第2の電位を与えるとともに前記行選択回路によって選択されなかったワード線に前記第1の電位を与えて、選択されたビット線およびワード線の両方にに対応するメモリセルのデータ信号の読出を行う読出回路、および前記第2のモード時に、前記ソース線に第3の電位を与え、前記行選択回路によって選択された各ワード線に前記第3の電位よりも低い第4の電位を与えるとともに前記行選択回路によって選択されなかった各ワード線に前記第4の電位よりも高い第5の電位を与えて、前記行選択回路によって選択された各ワード線に対応する各メモリセルのデータ信号を消去する消去回路を備える、不揮発性半導体記憶装置。

IPC (2)：

G11C 16/02 ,  G11C 16/06

FI (4)：

G11C 17/00 612 F ,  G11C 17/00 612 B ,  G11C 17/00 612 D ,  G11C 17/00 633 A

F-Term (4)：

5B025AA01 ,  5B025AD08 ,  5B025AE05 ,  5B025AF02

Patent cited by the Patent：

Cited by examiner (2)

• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平3-342807   Applicant：株式会社東芝
• 不揮発性半導体記憶装置
  Gazette classification：公開公報   Application number：特願平4-149539   Applicant：富士通株式会社