半導体記憶装置およびその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：前田弘 (外7名)
Gazette classification：公開公報
Application number (International application number)：2001257532
Publication number (International publication number)：2003068987
Application date： Aug. 28, 2001
Publication date： Mar. 07, 2003
Summary：

【要約】【課題】水素や還元性雰囲気による特性の劣化が抑制・防止され、信頼性に優れたメモリセルキャパシタを備える半導体装置を提供する。【解決手段】メモリセルキャパシタCは、第1の水素バリア膜8の上に形成された下部電極7と、下部電極7の上に形成された強誘電体材料からなる容量絶縁膜9と、容量絶縁膜9の上に形成された上部電極10を備える。第1の水素バリア膜8およびメモリセルキャパシタCの上には、メモリセルキャパシタCを覆うように層間膜15が形成されている。層間膜15は、メモリセルキャパシタCのエッジ部Eの段差を緩和する。層間膜15の上には、第2の水素バリア膜11が形成されており、さらに第2の水素バリア膜11の上に第2の絶縁膜12が形成されている。

Claim (excerpt)：

半導体基板と、上記半導体基板の上方に設けられた第1電極と、上記第1電極上に形成された容量絶縁膜と、上記容量絶縁膜上に設けられた第2電極とを有するデータ記憶用のメモリセルキャパシタと、上記メモリセルキャパシタを上方および側方から被覆する段差緩和用膜と、上記段差緩和用膜を被覆する被覆水素バリア膜と、を備える半導体記憶装置。

F-Term (19)：

5F083FR02 , 5F083GA21 , 5F083GA25 , 5F083JA14 , 5F083JA15 , 5F083JA17 , 5F083JA35 , 5F083JA36 , 5F083JA38 , 5F083JA39 , 5F083JA40 , 5F083MA06 , 5F083MA17 , 5F083MA20 , 5F083PR18 , 5F083PR21 , 5F083PR22 , 5F083PR23 , 5F083PR40

Patent cited by the Patent：

Cited by examiner (5)

半導体装置及びその製造方法
Gazette classification：公開公報 Application number：特願2000-010253 Applicant：株式会社東芝
キャパシタ保護膜を含む半導体メモリ素子及びその製造方法
Gazette classification：公開公報 Application number：特願2000-270446 Applicant：三星電子株式会社
半導体装置の製造方法および製造装置
Gazette classification：公開公報 Application number：特願平9-203127 Applicant：日本電気株式会社

Show all

Return to Previous Page