キャパシタ保護膜を含む半導体メモリ素子及びその製造方法

Inventor： , ,
Applicant, Patent owner：
Agent (1)：八田幹雄 (外4名)
Gazette classification：公開公報
Application number (International application number)：2000270446
Publication number (International publication number)：2001111007
Application date： Sep. 06, 2000
Publication date： Apr. 20, 2001
Summary：

【要約】【課題】不純物拡散によるキャパシタ誘電膜の劣化を防止するキャパシタ保護膜及び低抵抗コンタクト用物質膜を含む半導体メモリ素子を提供する。【解決手段】半導体メモリ素子に含まれるキャパシタの全表面は多重膜で構成されたカプセル化膜(encapsulating layer)によって覆い被される。前記カプセル化膜は少なくとも相異なる物質からなったブロックキング膜(blocking layer)とキャパシタ保護膜(protection layer)とを含む。場合によって、半導体メモリ素子はまた他のキャパシタ保護膜である水素浸透防止膜をパッシベーション膜とキャパシタ間に含むこともできる。

Claim (excerpt)：

下部電極、上部電極及び前記下部電極と前記上部電極間に挿入されたキャパシタ誘電膜を含むキャパシタ、及び前記キャパシタの全表面を包み少なくとも2個の相異なる絶縁物質からなった物質膜を含む多重カプセル化膜、前記多重カプセル化膜上に形成された絶縁膜、及び前記多重カプセル化膜及び前記絶縁膜を貫通して前記上部電極をコンタクトするメタルコンタクトを含むことを特徴とする半導体メモリ素子。

IPC (7)：

H01L 27/108 , H01L 21/8242 , H01L 21/316 , H01L 21/318 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (5)：

H01L 21/316 X , H01L 21/316 Y , H01L 21/318 B , H01L 27/10 621 A , H01L 29/78 371

Patent cited by the Patent：

Cited by applicant (9)

強誘電体メモリ
Gazette classification：公開公報 Application number：特願平6-057505 Applicant：オリンパス光学工業株式会社, シメトリックス・コーポレーション
半導体メモリ素子
Gazette classification：公開公報 Application number：特願平9-292354 Applicant：シャープ株式会社, 原徹
低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
Gazette classification：公開公報 Application number：特願平10-055558 Applicant：三星電子株式会社

Show all

Cited by examiner (11)

強誘電体メモリ
Gazette classification：公開公報 Application number：特願平6-057505 Applicant：オリンパス光学工業株式会社, シメトリックス・コーポレーション
半導体メモリ素子
Gazette classification：公開公報 Application number：特願平9-292354 Applicant：シャープ株式会社, 原徹
低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法
Gazette classification：公開公報 Application number：特願平10-055558 Applicant：三星電子株式会社

Show all

Return to Previous Page