Pat
J-GLOBAL ID:200903006456297912
半導体装置及びその製造方法
Inventor:
,
,
,
,
,
Applicant, Patent owner:
Agent (1):
外川 英明
Gazette classification:公開公報
Application number (International application number):2000010253
Publication number (International publication number):2001036026
Application date: Jan. 17, 2000
Publication date: Feb. 09, 2001
Summary:
【要約】【課題】 水素還元作用による劣化を抑制した優れた特性の強誘電体キャパシタを持つ半導体装置を提供する。【解決手段】 シリコン基板1上に絶縁膜2を介して、第1の水素バリア膜101、下部電極膜30、強誘電体膜4、上部電極膜50及び第2の水素バリア膜102を順次堆積し、マスク103を用いて水素バリア膜102及び上部電極膜50を順次エッチングして上部電極5をパターン形成する。露出した強誘電体膜4を覆って第3の水素バリア膜104を堆積し、この上に形成したマスクを用いて強誘電体膜4及び下部電極膜30を順次エッチングして、強誘電体膜4とこれに自己整合された下部電極3をパターン形成する。
Claim (excerpt):
半導体基板と、この半導体基板上に絶縁膜を介して順次積層された下部電極、強誘電体膜及び上部電極を有する強誘電体キャパシタとを備えた半導体装置において、前記強誘電体キャパシタを構成する上部若しくは下部電極の少なくとも一方の電極の表面にチタンを含まない水素バリア膜が形成されていることを特徴とする半導体装置。
IPC (8):
H01L 27/10 451
, C23C 14/08
, C23C 16/40
, H01L 27/108
, H01L 21/8242
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (6):
H01L 27/10 451
, C23C 14/08 K
, C23C 16/40
, H01L 27/10 621 Z
, H01L 27/10 651
, H01L 29/78 371
Patent cited by the Patent:
Cited by applicant (4)
-
強誘電体メモリ
Gazette classification:公開公報
Application number:特願平5-254378
Applicant:オリンパス光学工業株式会社, シメトリックス・コーポレーション
-
強誘電体を用いた半導体集積回路とその製造方法
Gazette classification:公開公報
Application number:特願平8-150946
Applicant:日本電気株式会社
-
強誘電体キャパシタ構造及びその製造方法
Gazette classification:公開公報
Application number:特願平8-158101
Applicant:ソニー株式会社
-
特開平4-102367
Show all
Cited by examiner (8)
-
強誘電体メモリ
Gazette classification:公開公報
Application number:特願平5-254378
Applicant:オリンパス光学工業株式会社, シメトリックス・コーポレーション
-
強誘電体を用いた半導体集積回路とその製造方法
Gazette classification:公開公報
Application number:特願平8-150946
Applicant:日本電気株式会社
-
強誘電体キャパシタ構造及びその製造方法
Gazette classification:公開公報
Application number:特願平8-158101
Applicant:ソニー株式会社
Show all
Return to Previous Page