CMIS差動増幅回路

Inventor：
Applicant, Patent owner：
Agent (1)：五十嵐省三
Gazette classification：公開公報
Application number (International application number)：1995123205
Publication number (International publication number)：1996293745
Application date： Apr. 24, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】回路素子を大きくせずに回路動作を高めることができるCMOS差動増幅回路を提供すること。【構成】電源端子VCCと電源端子VCCよりも低い電圧が印加される電源端子VSSとの間に、入力段1”出力段2が接続されている。入力段1”は、電源端子VSSに接続された定電流源ICSに対してカレントスイッチを構成するNチャネルトランジスタQN1、QN2、及びカレントスイッチを構成するPチャネルトランジスタQP1、QP2よりなる。NチャネルトランジスタQN1、QN2の各ゲートには入力端子IN1、IN2が接続されている。出力段2は、入力段1のノードN2、N1の各電圧によって制御されるPチャネルトランジスタQP3、QP4、及びカレントミラー回路を構成するNチャネルトランジスタQN3、QN4よりなる。PチャネルトランジスタQP4とNチャネルトランジスタQN4との接続ノードN4が出力端子OUTに接続されている。

Claim (excerpt)：

第1の電源端子(VCC)と、該第1の電源端子により低い電圧が印加される第2の電源端子(VSS)と、第1、第2の入力端子(IN1、IN2)と、出力端子(OUT)と、前記第1の電源端子に接続されたソース、ゲート、及び該ゲートに接続されたドレインを有する第1のPチャネルMISトランジスタ(QP1)と、前記第1の電源端子に接続されたソース、前記第1のPチャネルMISトランジスタのドレインに接続されたゲート、及びドレインを有する第2のPチャネルMISトランジスタ(QP2)と、前記第1のPチャネルMISトランジスタのドレインに接続されたドレイン、前記第1の入力端子に接続されたゲート、及びソースを有する第1のNチャネルMISトランジスタ(QN1)と、前記第2のPチャネルMISトランジスタのドレインに接続されたドレイン、前記第2の入力端子に接続されたゲート、及びソースを有する第2のNチャネルMISトランジスタ(QN2)と、前記第1、第2のNチャネルMISトランジスタの各ソースと前記第2の電源端子との間に接続された定電流源(ICS)と、前記第1の電源端子に接続されたソース、前記第2のPチャネルMISトランジスタのドレインに接続されたゲート、及びドレインを有する第3のPチャネルMISトランジスタ(QP3)と、前記第1の電源端子に接続されたソース、前記第1のPチャネルMISトランジスタのドレインに接続されたゲート、及び前記出力端子に接続されたドレインを有する第4のPチャネルMISトランジスタ(QP4)と、前記第3のPチャネルMISトランジスタのドレインに接続されたドレイン、該ドレインに接続されたゲート、及び前記第2の電源端子に接続されたソースを有する第3のNチャネルMISトランジスタ(QN3)と、前記出力端子に接続されたドレイン、前記第3のPチャネルMISトランジスタのドレインに接続されたゲート、及び前記第2の電源端子に接続されたソースを有する第4のNチャネルMISトランジスタ(QN4)と、を具備するCMIS差動増幅回路。

IPC (3)：

H03F 3/45 , H03K 19/0948 , H03K 5/08

FI (3)：

H03F 3/45 A , H03K 5/08 E , H03K 19/094 B

Patent cited by the Patent：

Cited by examiner (2)

差動増幅器
Gazette classification：公開公報 Application number：特願平5-050968 Applicant：日本電装株式会社
増幅回路
Gazette classification：公開公報 Application number：特願平5-217161 Applicant：鐘紡株式会社, 三菱電機株式会社

Return to Previous Page