Pat
J-GLOBAL ID:200903018726680703

キャパシタ構造およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 坂口 博 (外2名)
Gazette classification:公開公報
Application number (International application number):2001090567
Publication number (International publication number):2001313372
Application date: Mar. 27, 2001
Publication date: Nov. 09, 2001
Summary:
【要約】【課題】 信頼性の高いチップオン・キャパシタを提供する。【解決手段】 本発明の一態様は、ダマシン・トレンチ(22)中の下位銅プレート(30)、前記下位プレートの上方のバリア層(56、180a)、前記バリア層の上方の誘電層(60)、および前記誘電層の上方の上位プレート(96)を有する、半導体装置(20)中のキャパシタ(94)である。本発明の他の態様は、互いに間隔を置いて配置された2枚の下位プレート(230、231、330、331)、前記下位プレートの上方の誘電層(260、360)、および前記下位プレートを覆い、好ましくはこれを越えて延びる、前記誘電層の上方の上位プレート(296、396)を有する、半導体装置中のキャパシタ(296、396)である。本発明はさらに、以上に述べたキャパシタ構造を製作する方法を含む。
Claim (excerpt):
半導体装置中のキャパシタであって、a.トレンチを有する第1の層と、b.導電性材料から作られ、前記トレンチ中に配置された下位プレートと、c.前記下位プレートを覆うバリア層と、d.前記バリア層の上の誘電層と、e.前記誘電層の上にあって導電性材料から作られた上位プレートとを備えたキャパシタ。
IPC (5):
H01L 27/04 ,  H01L 21/822 ,  H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/768
FI (4):
H01L 21/28 301 R ,  H01L 21/28 301 T ,  H01L 27/04 C ,  H01L 21/90 B
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page