Pat
J-GLOBAL ID:200903050908220601

半導体装置及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小杉 佳男 (外1名)
Gazette classification:公開公報
Application number (International application number):1998070479
Publication number (International publication number):1999274428
Application date: Mar. 19, 1998
Publication date: Oct. 08, 1999
Summary:
【要約】 (修正有)【課題】容量素子を搭載した半導体装置であって、アナログ/デジタル混載型に適用でき、かつ歩留まり向上及び低コストを実現しうる半導体装置及びその製造方法を提供する。【解決手段】シリコン基板1上に下部電極13を形成し、さらに開口孔5を有する層間絶縁膜4、誘電体膜6を順次堆積した後、接続孔7、配線溝を同時に孔明けし、タングステン膜を堆積後、タングステン膜をCMP法により誘電体膜を研磨ストッパとして研磨することにより上部電極15、接続プラグ9、配線8等を同時に形成し、且つこれらを金属配線することにより半導体装置を製造する。
Claim (excerpt):
容量素子を有する半導体装置であって半導体基板上に形成された導電膜よりなる容量素子の下部電極と、該下部電極上に開口孔を有する層間絶縁膜と、該開口孔の底面及び側壁を覆う誘電体膜と、容量素子の上部電極として前記開口孔を充填した導電体を有し、該導電体と他の素子を金属配線により接続してなる半導体装置。
IPC (6):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/28 301 ,  H01L 21/768 ,  H01L 27/04 ,  H01L 21/822
FI (4):
H01L 27/10 621 Z ,  H01L 21/28 301 R ,  H01L 21/90 B ,  H01L 27/04 C
Patent cited by the Patent:
Cited by examiner (15)
Show all

Return to Previous Page