半導体素子の製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：木村満 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002058978
Publication number (International publication number)：2003158131
Application date： Mar. 05, 2002
Publication date： May. 30, 2003
Summary：

【要約】【課題】動作電圧を低減し、かつ放熱性を向上させることができる半導体素子の製造方法を提供する。【解決手段】まず、n型の半導体基板2の下面にn+型半導体層6を形成する。n+型半導体層6は、動作電圧の低減や放熱性の向上などを図ることが可能な厚さに形成する。次に、半導体基板2の下面に支持基板11の上面をシリコン酸化膜12を介して固着する。続いて、半導体基板2のn型半導体層8を切削除去し、半導体基板2を薄くする。次に、半導体基板2の上面にp型半導体領域7を形成する。続いて、支持基板11及びシリコン酸化膜12を切削除去した後、半導体基板2の上面に上部電極4、下面に下部電極5を形成する。

Claim (excerpt)：

半導体基板の一方の主面に不純物を拡散し、半導体基板の一方の主面に第1半導体領域を形成する第1半導体領域形成工程と、前記第1半導体領域形成工程により第1半導体領域が形成された半導体基板の一方の主面に、該半導体基板を支持する支持基板を固着する支持基板固着工程と、前記支持基板固着工程で支持基板が固着された半導体基板を、その他方の主面側から所定の厚さにまで除去して、前記半導体基板を薄くする薄厚化工程と、前記薄厚化工程で切削された半導体基板の他方の主面に不純物を拡散し、半導体基板の他方の主面に第2半導体領域を形成する第2半導体領域形成工程と、前記第2半導体領域形成工程で第2半導体領域が形成された半導体基板から、該半導体基板に固着された前記支持基板を除去する支持基板除去工程と、前記支持基板除去工程で支持基板が除去された半導体基板の一方の主面及び他方の主面に、それぞれ電極を形成する電極形成工程と、を備える、ことを特徴とする半導体素子の製造方法。

IPC (4)：

H01L 21/329 , H01L 21/336 , H01L 29/78 655 , H01L 29/78

FI (4)：

H01L 29/78 655 D , H01L 29/78 655 Z , H01L 29/91 A , H01L 29/78 658 K

Patent cited by the Patent：

Cited by examiner (2)

半導体装置の製造方法
Gazette classification：公開公報 Application number：特願平6-059424 Applicant：ローム株式会社
半導体装置
Gazette classification：公開公報 Application number：特願平9-255729 Applicant：株式会社東芝

Return to Previous Page