Pat
J-GLOBAL ID：200903022203221079

半導体装置

Inventor：
小倉 常雄

About 小倉 常雄


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997255729
Publication number (International publication number)：1999097715
Application date： Sep. 19, 1997
Publication date： Apr. 09, 1999
Summary：
【要約】【課題】 本発明は、漏れ電流を低減でき、トレンチ構造のときに、容易な集積化を図る。【解決手段】 高抵抗の第1導電型ベース層2と、第1導電型ベース層の一方の表面上に形成された第1導電型エミッタ層1と、第1導電型ベース層の他方の表面上に形成された第2導電型エミッタ層3と、第2導電型エミッタ層表面に選択的に形成され、当該第2導電型エミッタ層を貫通して第1導電型ベース層の途中まで到達する深さを有する複数の溝21と、各溝内に絶縁膜22を介して埋込み形成された充填層23と、第1導電型エミッタ層に形成された第1の主電極6と、第2導電型エミッタ層に形成された第2の主電極5とを備えた半導体装置。
Claim (excerpt)：
高抵抗の第1導電型ベース層と、前記第1導電型ベース層の一方の表面に形成された第1導電型エミッタ層と、前記第1導電型ベース層の他方の表面に形成された第2導電型エミッタ層と、前記第2導電型エミッタ層を貫通して前記第1導電型ベース層の途中まで到達する深さに形成された複数の溝と、前記第1導電型エミッタ層に形成された第1の主電極と、前記第2導電型エミッタ層に形成された第2の主電極とを備えたことを特徴とする半導体装置。
IPC (4)：
H01L 29/861 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/78
FI (3)：
H01L 29/91 C ,  H01L 27/04 H ,  H01L 29/78 655 D
Patent cited by the Patent：
Cited by examiner (10)
  • 特開昭63-155768
  • 絶縁ゲート型サイリスタ
    Gazette classification：公開公報   Application number：特願平3-213226   Applicant：株式会社東芝
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平7-212394   Applicant：株式会社三社電機製作所
Show all

Return to Previous Page

TOP

BOTTOM