Pat
J-GLOBAL ID:200903019073045906

半導体メモリ装置の昇圧電圧発生器

Inventor:
Applicant, Patent owner:
Agent (1): 高月 猛
Gazette classification:公開公報
Application number (International application number):1996351507
Publication number (International publication number):1997180448
Application date: Dec. 27, 1996
Publication date: Jul. 11, 1997
Summary:
【要約】【課題】 昇圧電圧発生器を適切配置してチップサイズを減少させ得る半導体メモリ装置を提供する。【解決手段】 メモリセルアレイは多数のバンク21〜24に分割され、これに対し、バンク数より少ない昇圧電圧発生器25〜27が配置されて制御回路30による制御信号A0〜A(m-1)で制御される。制御回路30は、リフレッシュ信号PRFH及びローアドレス信号RA-0〜RA-(n-1)に従い制御信号A0〜A(m-1)を発生する。バンクアクティブ時順次に交替動作させることでバンク数よりも少数の昇圧電圧発生器で無理なく昇圧動作し得る。昇圧電圧発生器数が少なくてすむので、集積性に優れる。
Claim (excerpt):
2以上のバンクに分割されたメモリセルアレイをもち、少なくともワードライン電圧に昇圧電圧を使用する半導体メモリ装置において、昇圧電圧を発生する昇圧電圧発生器を所定数備え、これら昇圧電圧発生器を2以上のバンク選択信号によりそれぞれ制御するようにしたことを特徴とする半導体メモリ装置。
IPC (4):
G11C 11/407 ,  G11C 11/413 ,  H01L 27/108 ,  H01L 21/8242
FI (3):
G11C 11/34 354 F ,  G11C 11/34 335 A ,  H01L 27/10 681 F
Patent cited by the Patent:
Cited by examiner (3)

Return to Previous Page